(3.238.186.43) 您好!臺灣時間:2021/03/05 20:35
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:盧嶸男
研究生(外文):Lu, Rung-nan
論文名稱:多層高/低孔隙率多孔矽結構電特性之研究
論文名稱(外文):Study of Electrical Properties of Multilayer High/Low Porosity Porous Silicon
指導教授:王水進
指導教授(外文):Shui-Jinn Wang
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
論文頁數:3
中文關鍵詞:多層孔隙率
外文關鍵詞:multilayerporosity
相關次數:
  • 被引用被引用:0
  • 點閱點閱:196
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
多孔矽(Porous Si)係以單晶矽為基材,經電化學蝕刻後所產生非常
細小之多孔狀結構。在蝕刻過程中若適當的週期性改變蝕刻參數,如電流
大小、照光等,將可形成多層高/低孔隙率多孔矽結構。根據多孔矽有效
能隙寬度隨孔隙率增加而增大,利用此種結構,將可獲得以矽為材質之異
質結構。經由實驗測量其電特性、光激發光現象與介電常數等迥異於傳統
之多孔矽或單晶矽之特性。 以此結構製備Au/PS/n-Si/Al元件時,可
發現其電流電壓特性在室溫下具有強烈負微分電阻現象,且PVCR值可大
於2。對此現象,本論文中將藉由能帶結構改變對其I-V特性之影響加以討
論。 此外,由於串聯電阻之影響,此負微分電阻具有高起始電壓,因
此我們將討論串聯電阻對其負微分電阻元件之影響。為降低金屬/多孔矽
之接面電阻,我們將利用多孔矽之電化學蝕刻為非等向性之特點,在製備
多孔矽過程中形成一孔隙率較低之多孔矽層,以作為與金屬之接面層,實
驗結果顯示串聯電阻將明顯降低。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔