跳到主要內容

臺灣博碩士論文加值系統

(34.204.169.230) 您好!臺灣時間:2024/02/21 22:34
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:張正炫
研究生(外文):Chang, Cheng-Hseng
論文名稱:在多路徑衰減通道下數位式鎖相迴路在時碼回復上的運用
論文名稱(外文):Timing Recovery on Multipath Fading Channel Using Digital Phase Locked Loop
指導教授:賀嘉率, 林銀議
指導教授(外文):Chia-Lu Ho, Yin-Yi Lin
學位類別:碩士
校院名稱:國立中央大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
論文頁數:70
中文關鍵詞:數位式鎖相迴路數值控制振盪器時碼回復
外文關鍵詞:DPLLNCOTiming Recovery
相關次數:
  • 被引用被引用:0
  • 點閱點閱:131
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在此篇論文中由數位式鎖相迴路(digital phase locked loop)的理
論分析,設計出具有高迴路增益的穩定迴路常數,以利於時碼回復。同時
推導了無暫態獲得(acquisition)的演算法,使迴路直接進入追蹤(
tracking)的模式。 在多路徑衰減
通道上,我們使用數位式鎖相迴路來作時碼回復,分別考慮平均第一次週
期性跳脫時間,追蹤錯誤變異數,以及符元錯誤率以檢驗迴路效能。模擬
一階到三階的迴路,結果是低階迴路有較大的平均第一次週期性跳脫時間
,以及較小的符元錯誤率,而高階的迴路有較高的追蹤範圍,代價是追蹤
錯誤的增加。

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top