跳到主要內容

臺灣博碩士論文加值系統

(34.204.169.230) 您好!臺灣時間:2024/02/28 08:40
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:陳永錚
研究生(外文):Chen, Yong-Zheng
論文名稱:應用環型結構尋碼演算法於糾錯解碼電路之FPGA設計
論文名稱(外文):The Design of Error Correcting Decoders Using Ring Model Code-
指導教授:張順雄張順雄引用關係
指導教授(外文):Chang Shun-Hsyung
學位類別:碩士
校院名稱:國立海洋大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:86
語文別:中文
論文頁數:133
中文關鍵詞:平行處理錯誤更正碼類神經網路漢明網路
外文關鍵詞:Parallel processingError correcting codeArtificial Neural NetworkHamming network
相關次數:
  • 被引用被引用:0
  • 點閱點閱:214
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
糾錯碼(錯誤更正碼)技術早已被廣泛地應用於各類通訊系統中,用來降低
系統的誤碼率,其中軟判決解碼能提供較大的編碼增益。另外,類神經網
路具平行處理能力,可以作大量的平行運算,其中漢明網路同時具有高儲
存容量的優點,且權重不需訓練,故特別適合用於糾錯解碼。本論文主要
改善傳統漢明網路速度慢、網路不能保證收斂等缺失,提出加速型漢明網
路,並將它分別應用於軟判決和硬判決解碼電路,且衍生出最小輸出網路
,用於搜尋最小值,使得加速型漢明網路的應用範圍更加寬廣。另外,針
對長糾錯碼,提出環型結構尋碼演算法,以期縮短尋碼時間、降低邏輯閘
需求量,以利VLSI實作。最後,以VHDL硬體描述語言撰寫糾錯解碼演算法
,經編譯、模擬後下載至FPGA特殊用途晶片,透過測試驗證此糾錯解碼電
路燒錄無誤,解碼速率可達$20M~(bits/sec)$,符合即時解碼的要求。經
由電腦模擬結果及晶片實作,證實了所提演算法的可行性及正確性。

Error correcting coding has been extensively adopted to decrease
theerror probability of any kinds of the communication systems,
and soft decision decoding technology particularly can provide
greater coding gains. Besides, the Hamming network with high
storage capacity is a kind of the Artificial Neural Networks
that can perform massive parallel processing and doesn'tneed
training network weights.In this thesis, we propose the
Accelerative Hamming network that modify the disadvantages of
the Hamming network such as slowing iteration speed and
convergence problems then utilizeit for hard decision and soft
decision error correcting decoding. In addition, we propose the
minimum output network for searching the minimum value and also
the Ring model code-searching algorithmto decease searching time
of long codes and logic gates in VLSI implementation.Finally, we
describe the error correcting decoding algorithms with VHDL. By
doing compilation and simulation, wewill download the electric
mapping data into FPGA. We can prove the error correcting
decoders are downloaded without error from testing, and the
decoding rate can reach 20 M (bits/sec). The results of computer
simulation and implementationof the error correcting decoding
chips prove the possibility of the algorithms we propose.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊