(44.192.112.123) 您好!臺灣時間:2021/03/04 06:08
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:楊宜達
研究生(外文):Yang Yi-ta
論文名稱:IC封裝中晶片托盤偏移現象之研究
論文名稱(外文):The Study of Paddle Shift Phenomenon for IC Encapsulation
指導教授:黃明哲黃明哲引用關係
指導教授(外文):Huang Ming-gier
學位類別:碩士
校院名稱:國立成功大學
系所名稱:工程科學系
學門:工程學門
學類:綜合工程學類
論文種類:學術論文
論文出版年:1998
畢業學年度:87
語文別:中文
論文頁數:89
中文關鍵詞:電子封裝晶片托盤偏移流動平衡
外文關鍵詞:IC EncapsulationPaddle ShiftFlow Balance
相關次數:
  • 被引用被引用:1
  • 點閱點閱:240
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於封膠充填過程中,上下模穴流動不平衡之『賽馬現象一(lead-lag)』所產生的壓力差,被視為是造成導線架晶片托盤偏移(Paddle Shift)的主因。晶片托盤偏移會造成成品膠體扭曲變形,嚴重者導致晶片突出膠體,造成晶片受損、封裝成品破壞。
本文利用C-mold Reactive Molding模擬IC封裝製程,並結合有限元素分析軟體ANSYS,以DIP28封裝產品為對象,進行晶片托盤偏移的研究。結果獲知上下模穴流動平衡時,可有效減低賽馬現象所產生的壓力差,使充填過程中的晶片托盤偏移量達到最小,有助於封裝模具的先期設計及可靠度的提升。
最後提出在上下模穴厚度不同的情況下達成流動平衡的簡易經驗,以提供模具設計者在不同封裝型式模具設計初期的參考。並且對未來晶片托盤偏移相關問題的發展提出了建議。
In IC plastic packaging process, the pressure gap between the top and bottom portion of mold cavities caused by unbalanced encapsulant flow - the lead-lag phenomenon, is considered as the main account of paddle-shift effect. And sever paddle-shift effect may cause IC products contorted, even to be broken.
To research the effect of paddle-shift, the CAE software "C-mold reactive molding" coupled with the finite element analysis software "ANSYS" was used to simulate the IC plastic packaging process. As the result, when the flow balance between the top and bottom portion of mold cavities is achieved, we have the least paddle-shift effect. It is not only helpful in improving the yield of IC products, but also the optimizing of the mold design for the paddle-shift effect.
Altogether, this paper provides a useful integrated tool to analysis the paddle-shift problem, and this achievement can shorten the cycle of mold design. In this article, I also broach a proposal of advanced research of paddle-shift effect in the future.
摘要I
目錄IV
表目錄VII
圖目錄VIII
符號說明XII
第一章 緒論
1-1‧研究背景與動機1
1-2‧研究目的與方法2
1-3‧文獻回顧2
1-4‧本文架構4
第二章 IC封裝製程與晶片托盤偏移問題介紹
2-1‧前言5
2-2‧塑膠封裝製程6
2-3‧轉移成型模具設計7
2-4‧IC封裝中晶片托盤偏移(Paddle Shift)問題9
2-5‧晶片托盤偏移(Paddle Shift)研究方法10
第三章 電腦輔助工程分析(CAE)在模流分析上之應用
3-1‧前言11
3-2‧C-Mold Reactive Molding電腦輔助模流分析簡介11
3-3‧模具模型的建立12
3-3-1‧模穴幾何模型的建構12
3-3-2‧澆口幾何模型的建構13
3-4‧IC封裝材料性質的建立14
3-4-1‧C-Mold Reactive Molding模流分析軟體中
所採用的數學模式14
3-5‧IC封裝製程參數的設定16
第四章 C-Mold輸出結果與壓力分佈的擷取
4-1‧前言18
4-2‧導線架托盤區域上下模穴壓力分佈資料的擷取18
4-3‧讀取C-Mold Reactive Molding檔案18
4-3-1‧讀取C-Mold Reactive Molding之有限元素網格檔19
4-3-2‧讀取C-Mold Reactive Molding之結果輸出檔20
第五章 資料的整理與運用
5-1‧前言23
5-2‧ANSYS之操作流程23
5-3‧晶片托盤幾何模型與有限元素網格的建立24
5-4‧負載的定義─上下模穴壓力差的計算25
第六章 晶片托盤偏移實例分析
6-1‧晶片托盤偏移分析流程總整理26
6-2‧實例分析27
6-3‧充填過程中之模厚修正29
6-4‧實例分析結果29
第七章 結果與討論
7-1‧分析之結果31
7-2‧流動平衡對晶片托盤偏移的影響31
7-2-1‧前言31
7-2-2‧達成流動平衡的方法32
7-3‧晶片托盤偏移行為之探討33
第八章 研究成果與建議
8-1‧研究成果34
8-2‧未來發展35
參考文獻36
自述89
表目錄
表3-1等效直徑與形狀因子37
表4-1C-Mold Reactive Molding輸出資料集合與形式38
表4-2CASE4之節點資料集合(部份)39
表4-3 CASE4,0.1818s之節點的資料集合(部份)40
表5-1與本文模型相關之batch檔語法41
表5-2上下模穴相對應的節點編號41
表5-3與本文模型負載相關之batch檔語法41
表5-4晶片托盤模型的元素及材料性質39
表6-1各模型上下模穴澆口分佈比例42
表6-2(a) C-Mold網格大小與結果比較42
表6-2(b) ANSYS網格大小與結果比較42
表6-3封膠物理性質43
表6-4封膠流變性質43
表6-5封膠硬化反應性質43
表6-6製程參數44
表6-7晶片托盤模型的元素及材料性質44
表6-8CASE4晶片托盤最大偏移量發生位置45
表6-9CASE4之參考點偏移量45
表7-1參考點node152之偏移量46
表7-2上下模穴厚度不同下達流動平衡之澆口分佈比例46
圖目錄
圖1-1晶片托盤偏移47
圖2-1AT&T貝爾實驗室之梯形澆口47
圖2-2(a) 賽馬現象48
圖2-2(b) 導線架偏移48
圖2-3晶片托盤偏移分析流程圖49
圖3-1C-Mold Reactive Molding之操作流程與輸入/輸出檔案型式50
圖3-2模穴幾何模型的建構51
圖3-3(a)以Part Runner 模擬通過導線架的流阻52
圖3-3(b) Part Runner的設計53
圖3-4澆口幾何模型的建立─(a)採數段平板連接53
圖3-4澆口幾何模型的建立─(b)採圓柱流道53
圖3-5封膠黏滯性與時間的關係54
圖3-6封膠硬化度與時間的關係54
圖4-1自變數與應變數的關係55
圖5-1ANSYS操作流程與檔案型式56
圖5-2DIP28的導線架57
圖5-3晶片托盤幾何尺寸57
圖6-1晶片托盤偏移分析流程總整理58
圖6-2DIP28模穴尺寸圖59
圖6-3(a)CASE4之模厚分佈60
圖6-3(b)模型模厚示意圖60
圖6-4模型CASE4之有限元素網格61
圖6-5晶片托盤模型有限元素網格圖62
圖6-6定義負載後之模型(CASE4 0.7035s)62
圖6-7(a)CASE4充填時間0.8734s之封膠流動波前圖63
圖6-7(b)CASE4充填時間1.596s之封膠流動波前圖63
圖6-8(a) CASE4在0.7035s及之前的Z方向位移量64
圖6-8(b) CASE4在0.8734s之Z方向位移量64
圖6-8(c) CASE4在1.041s之Z方向位移量64
圖6-8(d) CASE4在1.217s之Z方向位移量65
圖6-8(e) CASE4在1.398s之Z方向位移量65
圖6-8(f) CASE4在1.596s之Z方向位移量65
圖6-8(g) CASE4在1.736s之Z方向位移量66
圖6-8(h) CASE4在1.924s之Z方向位移量66
圖6-8(i) CASE4在2s之Z方向位移量66
圖6-9CASE4晶片托盤最大偏移量67
圖6-10(a)參考點位置圖68
圖6-10(b)參考點偏移量68
圖7-1(a) CASE1於充填時間0.8734s之封膠流動波前圖69
圖7-1(b) CASE1於充填時間1.596s之封膠流動波前圖69
圖7-2(a) CASE2於充填時間0.8734s之封膠流動波前圖70
圖7-2(b) CASE2於充填時間1.596s之封膠流動波前圖70
圖7-3(a) CASE3於充填時間0.8734s之封膠流動波前圖71
圖7-3(b) CASE3於充填時間1.596s之封膠流動波前圖71
圖7-4(a) CASE5於充填時間0.8734s之封膠流動波前圖72
圖7-4(b) CASE5於充填時間1.596s之封膠流動波前圖72
圖7-5(a) CASE1在0.7035s及之前的Z方向位移73
圖7-5(b) CASE1在0.8734s之Z方向位移73
圖7-5(c) CASE1在1.041s之Z方向位移73
圖7-5(d) CASE1在1.217s之Z方向位移74
圖7-5(e) CASE1在1.398s之Z方向位移74
圖7-5(f) CASE1在1.596s之Z方向位移74
圖7-5(g) CASE1在1.736s之Z方向位移75
圖7-5(h) CASE1在1.924s之Z方向位移75
圖7-5(i) CASE1在2.000s之Z方向位移75
圖7-6(a) CASE2在0.7035s及之前的Z方向位移76
圖7-6(b) CASE2在0.8734s之Z方向位移76
圖7-6(c) CASE2在1.041s之Z方向位移76
圖7-6(d) CASE2在1.217s之Z方向位移77
圖7-6(e) CASE2在1.398s之Z方向位移77
圖7-6(f) CASE2在1.596s之Z方向位移77
圖7-6(g) CASE2在1.736s之Z方向位移78
圖7-6(h) CASE2在1.924s之Z方向位移78
圖7-6(i) CASE2在2.000s之Z方向位移78
圖7-7(a) CASE3在0.7035s及之前的Z方向位移79
圖7-7(b) CASE3在0.8734s之Z方向位移79
圖7-7(c) CASE3在1.041s之Z方向位移79
圖7-7(d) CASE3在1.217s之Z方向位移80
圖7-7(e) CASE3在1.398s之Z方向位移80
圖7-7(f) CASE3在1.596s之Z方向位移80
圖7-7(g) CASE3在1.736s之Z方向位移81
圖7-7(h) CASE3在1.924s之Z方向位移81
圖7-7(i) CASE3在2.000s之Z方向位移81
圖7-8(a) CASE5在0.7035s及之前的Z方向位移82
圖7-8(b) CASE5在0.8734s之Z方向位移82
圖7-8(c) CASE5在1.041s之Z方向位移82
圖7-8(d) CASE5在1.217s之Z方向位移83
圖7-8(e) CASE5在1.398s之Z方向位移83
圖7-8(f) CASE5在1.596s之Z方向位移83
圖7-8(g) CASE5在1.736s之Z方向位移84
圖7-8(h) CASE5在1.924s之Z方向位移84
圖7-8(i) CASE5在2.000s之Z方向位移84
圖7-9晶片托盤最大偏移量85
圖7-10node152之偏移量-時間圖86
圖7-11 晶片與內接腳的相對位置86
圖7-12T1於0.8734s之流動波前圖87
圖7-13T2於0.8734s之流動波前圖87
圖7-14T3於0.8734s之流動波前圖87
圖7-15T4於0.8734s之流動波前圖88
圖7-16T5於0.8734s之流動波前圖88
圖7-17T6於0.8734s之流動波前圖88
1. Louis T. Manzione, Plastic Packaging of Microelectronic Device, Van Nostrand Reinhold, New York, 1990.
2. 黃國平, 陳昭亮, "IC構裝製程與設備簡介", 機械工業雜誌, 187-194頁, 84年6月號.
3. 曹丙丁, "IC構裝模具設計概念", 機械工業雜誌, 135-143頁, 84年6月號.
4. A. C. Technology, C-Mold Reference Manual, New York, 1994.
5. A. C. Technology, C-Mold Reactive Molding User''s Guide, New York, 1994.
6. 陳佑祿, "IC封裝製程金線偏移問題分析及金線偏移最佳化分析模組之建構", 私立中原大學機械工程研究所碩士論文, 86年
7. Louis T. Manzione, "Experimental and Methematical Treatment of Transfer Pot Temperature for Thermosets", Polymer Engineering and Science, Vol.28, No.16,August 1988.
8. ANSYS, Inc., ANSYS Basic Anlysis Procedures Guide Release 5.3, 1994
9. S. Han, K. K. Wang, "Reduction of Wire Sweep During Chip Encapsulation By Runner Balancing and Ram Control," MD-Vol.49/HTD-Vol.283, Advances in Computer-Aided Engineering (CAE) of Polymer Processing, ASME 1994.
10. S. Han, K. K. Wang, Louis T., "A Study of Wire Sweep, Pre-conditioning and Paddle Shift During Encapsulation of Semiconductor Chips," The First Asia-Pacific Conference on Materials and Processes in IC Encapsulation,Hsinchu, Taiwan, March 18-19, 1996.
11. T. Yoshida, H. Tabata, "A New Mechanism of Die-pad Tilting Phenomenon in Transfer Molding Process," The First Asia-Pacific Conference on Materials and Processes in IC Encapsulation,Hsinchu, Taiwan, March 18-19, 1996.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔