(54.236.62.49) 您好!臺灣時間:2021/03/08 03:25
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:王廷元
研究生(外文):Ting-Yuang, Wang
論文名稱:用於自動測試系統的程序控制器之設計與製作
論文名稱(外文):The Design and Realization of a Sequencer Architecture in Automatic Test Equipment
指導教授:曹恆偉曹恆偉引用關係
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程學研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:1999
畢業學年度:87
語文別:中文
論文頁數:120
中文關鍵詞:程序控制器邏輯運算處理器堆疊器`測試週期時脈測試週期前置時脈
外文關鍵詞:SquencerALUStackerTest-Cycle ClockTest-Cycle-Predict Clock
相關次數:
  • 被引用被引用:1
  • 點閱點閱:114
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
摘  要
  本論文提出應用於自動測試器內的程序控制器架構之設計及電路製作。基於高速、多功能、即時量測的考慮之下,採用三級導管式、平行判斷處理的架構來完成設計。同時亦以現場可規劃閘陣列設計模擬及驗證其架構功能。並採用國科會晶片設計製作中心TSMC 0.6微米製程所提供之標準元件庫,作為特殊應用晶片之電腦模擬,可以正常操作在400Hz到50MHz之工作範圍內。
  本文將分別敘述程序控制器在自動測試系統中所應有的功能,並介紹作者所訂定之系統規格以及架構設計。最後並針對模擬的結果對於實際應用上的問題作一些討論。

Abstract
The thesis introduces the design and circuit realization of Sequencer Architecture in the Auto Test Equipment. Considering of the high-speed, multi-function, and real-time measurement, we adopted the architecture, including three-stage-pipeline, and parallel-controlled-process, to complete the design. To complete the function simulation and verification of the presented architecture of Sequencer, the Field Programmable Gate Array(FPGA)is used for fast proto-typing for the validation. For the application specific integrated circuit design, it works under the working frequency between 400 Hz to 50M Hz with the computer simulation in using the technology of the 0.6 m process of TSMC supported by CIC.
In this article, the whole function of Sequencer during measurement, and the system specification and the architecture defined by the writer are described. After all, the problems of application with the simulation results will be discussed.

目錄索引
第一章 緒論…………………………………………………. 1
第二章ATE系統架構及規格介紹……………………… 5
2.1ATE系統架構 ……………………………………………5
2.2測試系統架構實例-數位功能測試 …………………… 6
2.3測試系統參數規格 …………………………………….. 10
第三章程序控制器系統規格及架構介紹 …………… 12
3.1 程序控制器測試規格參數………………………………. 12
3.2 程序控制器功能簡介……………………………………. 14
3.3 程序控制器操作流程說明………………………………. 17
3.4 程序控制器系統架構介紹………………………………. 21
3.4.1 數位功能模組介紹……………………………… 21
3.4.2 程序控制器輸出/入說明……………………….. 23
3.4.3 程序控制器內部系統設計說明………………… 27
第四章 程序控制器電路設計……………………………….. 31
4.1 系統外部時脈相關電路………………………………….. 31
4.1.1 測試週期時脈、測試週期前置時脈及系統時脈. 31
4.1.2 測試週期立即切換模式…………………………. 35
4.1.3 時序控制觸發信號………………………………. 36
4.2 驅動控制相關電路………………………………………... 40
4.3 接收控制相關電路………………………………………… 44
4.4 指令解碼及資料處理電路 .………………………………. 49
4.4.1 指令解碼電路設計 ……………………………… 49
4.4.2 資料堆疊處理器………………………………….. 49
4.4.3 程式計數器及錯誤計數器……………………….. 50
4.4.4 邏輯運算處理器………………………………….. 52
4.4.4.1 跳躍指令偏移位址資料設計………………… 53
4.4.4.2 副程式指令偏移位址資料設計 .……………. 54
4.5執行指令電路設計..……………………………………….. 56
4.5.1 指令功能說明…………………………………….. 56
4.5.2 分歧判斷條件說明……………………………….. 58
4.5.3 程式指令集編碼說明 .………………………….. 60
4.5.4 指令功能電路設計 .…………………………….. 61
4.5.4.1 程式起始’、暫停、結束功能電路設計……. 61
4.5.4.2 重複功能電路設計 .….….………………….. 63
4.5.4.3 跳躍功能電路設計 .….….………………….. 68
4.5.4.4 迴圈功能電路設計 .….….………………….. 73
4.5.4.5 副程式功能電路設計……….………….……. 79
4.6 記憶體相關控制電路....…………………………………… 87
4.7結語.………………………………………………………... 89
第五章 電路整合模擬結果…………………………………….. 91
5.1 測試系統及模擬結果……………………………………… 92
5.1.1 ASIC模擬測試系統……………………………… 92
5.1.2 FPGA驗證測試系統……………………………… 95
5.2 重複指令模擬結果………………………………………… 96
5.3 跳躍指令模擬結果…………………………………………100
5.4 迴圈指令模擬結果………………………………………… 103
5.5 副程式指令模擬結果……………………………………… 112
5.6 暫停指令模擬結果………………………………………… 117
5.7 ASIC晶片佈局圖………………………………………….118
第六章 結論………………………………………………………. 120
參考文獻

參考文獻
1. Andrew Grochowski, Debashis Bhattacharya, T. R. Viswanathan, and Ken Laker, “Integrated Circuit Testing for Quality Assurance in Manufacturing: History, Current Status, and Future Trends”, IEEE Transactions on Circuits and Systems, VOL.44, NO.8, pp.610~632, Aug 1997
2. “SR5000 Digital Stimulus/Response Tester User’s Manual”, Interface Technology Corp.
3. “STS 6000 System Description”, Credence Systems Corp., 1991.
4. Burnell West, and Tom Napier, “Sequencer Per Pin Test System Architecture”, IEEE International Test Conference, Paper 18.2, pp.355~361, 1990.
5. “Mixed Signal Tester Fundamental based on Teradyne A580 Model”, Teradyne Corp.,
6. “SC212 System Description”, Credence Systems Corp.
7. “SR5500 User’s Manual”, Interface Technology Corp.
9. Makoto Suzuki, Norio Ohkubo, Toshinobu Shinbo, and Toshiaki Yamanaka, “A 1.5-ns 32-b CMOS ALU in Double Pass-Transistor Logic”, IEEE JSSC, VOL. 28, NO. 11, Nov. 1993
10. Hideaki Imada, Kenichi Fujisaki, Toshimi Ohsqwa, and Masaru Tsuto, “Generation Technique of 500MHz Ultral-high Speed Algorithmic Pattern”, IEEE International Test Conference, Paper25.2, pp. 677~684, 1996
11. William Low, and Andre Ivanov, “An Integrated Functional Tester for CMOS Logic”. IEEE CCECE, Paper 27.2, pp.453~456, 1993.
12. Hun-Hsien Chang and Jiin-Chuan Wu, “A 723-MHz 17.2mW CMOS Programmable Counter”, IEEE JSSC, VOL. 33, NO. 10, pp. 1572~1575, Oct. 1998
13. “Microcontroller Databook”, National Semiconductor, 1989
14. “Microprocessor Databook”, National Semiconductor, 1989

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔