(3.236.118.225) 您好!臺灣時間:2021/05/17 09:48
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:周志峰
研究生(外文):Chou Chih-Feng
論文名稱:一個使用於AMBA架構上之記憶體映射式界面轉換器的設計
論文名稱(外文):A design of memory-mapped interface wrapper on AMBA architecture
指導教授:顏金泰
指導教授(外文):Yan Jin-Tai
學位類別:碩士
校院名稱:中華大學
系所名稱:資訊工程學系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2001
畢業學年度:89
語文別:中文
論文頁數:62
中文關鍵詞:轉換器先進的微處理器匯流排架構記憶體映射式界面
外文關鍵詞:WrapperAMBAMemory-mapped interface
相關次數:
  • 被引用被引用:0
  • 點閱點閱:164
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在此篇論文中,我們主要是對ARM處理器所採用的AMBA匯流排系統介面,與一般應用矽智產(Intellectual Property)中常用的記憶體映射式介面,提供一個資料傳遞的轉換器(Wrapper)。經由此個轉換器,這些應用矽智產,在不修改原有設計的情形下,能直接連接於AMBA上,使ARM能更彈性的發揮其功能。
在本論文中所提出的轉換器設計,為達到高效能的傳輸與不同時序的配合,我們將利用先進先出式記憶體(FIFO) 做為資料的傳遞介面。而整個轉換器的動作,將利用有限狀態機(Finite State Machine)來控制。利用此機制,我們將很容易的將記憶體映射式介面,轉換為AMBA介面。
由實驗結果所示,本論文所提的轉換器能確實將Memory-mapped
I/O介面轉換為AMBA介面。而所增加的面積與對效能的影響都非常少。

We propose a data translator called Wrapper between AMBA bus system provided in ARM processor series from ARM Incorporation and a general purpose memory mapped I/O interface for many application IPs (Intellectual Property) in this thesis. We don’t need to modify the original IP design to connected on AMBA with this Wrapper. So that many application IPs can be mounted on ARM system directly to enhance the ARM system power!
In this proposed Wrapper architecture, in order to reach high performance transfer and match up different timing. We use FIFO to be data transfer interface. And then we use FSM(Finite State Machine) to handle the whole transfer process. To utilize this mechanism, we will transfer simply from the Memory-mapped I/O interface to AMBA interface.
By the experimental result, this proposed Wrapper design can transfer data from Memory-mapped I/O interface to AMBA interface correctly. And then, the increase of the area and effect of performance are small.

第一章 簡介……………………………………………………1
1.1 研究動機與目的……………………………………………………1
1.2 內容概述……………………………………………………………3
第二章 AMBA匯流排系統…………………………………....4
2.1 AMBA SYSTEM基本概述……………………………………….…4
2.1.1 AMBA匯流排系統概述………………………………………..4
2.1.2 AHB概述………………………………………………………..6
2.1.3 AMBA匯流排系統的信號命名方式…………………………..7
2.2 AHB Master單元……………………………………………………7
2.2.1 基本傳輸(Simple Transfer)與傳輸資料的類型(Transfer Type)
…………………………………………………………………8
2.2.2 巨量(Burst)傳輸……………………………………………….10
2.3 AHB Slave單元…………………………………………………….12
2.3.1 Slave的回應種類………………………………………………12
2.3.2 兩週期的回應方式(Two-cycle Response)……………………13
2.4 AHB控制單元……………………………………………………...15
2.5完整的AHB架構……………………………………………..……17
第三章 Slave Wrapper之硬體架構………………………….19
3.1 設計考量…………………………………………………………...19
3.2 整體架構概述……………………………………………………...22
3.2.1 傳輸模式………………………………………………………22
3.2.2 硬體架構說明…………………………………………………22
3.2.3 完整系統的基本傳輸(轉換)流程…………………………….26
3.3 兩種不同介面之運作機制………………………………………...27
3.3.1 Memory Mapped I/O介面……………………………………..27
3.3.2 AMBA介面…………………………………………………….31
3.4 其餘各模組之運作原理…………………………………………...34
3.4.1 FIFOs…………………………………………………………...34
3.4.2 Bus Width Translator…………………………………………...35
3.4.3 Status Registers………………………………………………...36
第四章 Slave Wrapper的內部控制流程……………………37
4.1 位址之映射方式…………………………………………………...37
4.2 M-M I/O介面的控制流程…………………………………………38
4.3 AMBA介面的控制流程……………………………………………39
第五章 實驗結果的分析……………………………………...42
5.1 理想的實際模擬環境……………………………………………...42
5.2 我們採用的模擬環境……………………………………………...42
5.3 驗證項目………………………………….………………………..43
5.4 合成(Synthesis)後的結果………………………………….………43
第六章 結論…………………………………….……………..46
6.1 總結…………………………………………………….…………..46
6.2 未來的研究方向……………………………………….…………..46
附錄一………………………………………………………...48
參考文獻……………………………………………………...54

[1] Steve Furber , “ARM System-on-Chip Architecture “, 2nd Edition ,
Addison-Wesley.
[2] Samir Palnitkar , “Verilog HDL-A Guide to Digital Design and
Synthesis” , Prentice Hall.
[3] 鄭信源 , “Verilog硬體描述語言數位電路設計實務” , 初版 , 儒林.
[4] ARM Inc. , “AMBA Specification” , Rev. 2.0 , ARM Inc.
[5] ARM Inc. , “AMBA Interconnection Schemes” , Application Note 05 ,
ARM Inc.
[6] ARM Inc. , “ARM7TDMI Technical Reference Manual” , Rev. 3 ,
ARM Inc.
[7] ARM Inc. , “Peripheral Reference Specification” , ARM Inc.
[8] Michael Keating and Pierre Bricaud , “Reuse Methodology Manual-For
System-On-a-Chip Designs” , 2nd Edition , Kluwer Academic.
[9] Synopsys , “HDL Compiler for Verilog Reference Manual” , Ver.
1998.02 February 1998 , Synopsys.
[10] M. Morris Mano , “Digital Design” , 2nd Edition , Prentice Hall.
[11] Bob Zeidman, Robert M. Zeidman , “Verilog Designer’s Library” , 1st Edition , Prentice Hall.
[12] Douglas V. Hall , “Microprocessors and Interfacing : Programming
and Hardware” , 2nd edition (December 1991) Glencoe McGraw Hill.
[13] 陳達慶 , 具有可重複使用性與可配置性的USB 2.0設備控制單元
的矽智產的發展 , 2001/7 , 中華大學資訊工程學系碩士班
[14] ARM Inc. , “AHB Example AMBA SYstem-Technical Reference
Manual” , 1999 , ARM Inc.
[15] www.insilicon.com
[16] www.sci-worx.com

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top