臺灣博碩士論文加值系統

在人體所有的生理訊號中，腦電波（EEG）訊號的量測算是相當困難的一環。腦電波意指腦部神經活動的綜合變化，一般在大腦皮層所量到的振幅約為10mV，在經過顱骨及電極片後便衰減到約為0.1uV〜100uV的大小。由於腦波訊號非常微弱，也非常容易被受測者本身、量測環境及電路本身等因素所影響。故本研究旨在設計一個十六通道腦波訊號擷取晶片，將所有前端類比電路整合於單一晶片中，除可減少十六通道所需大量元件之成本、接線的複雜度外，亦可降低因複雜的接線對腦波在量測時所造成的干擾，使後端作處理及分析的訊號品質能夠更為精確。

本研究所設計的腦波訊號擷取晶片包含了16組電流式儀表放大器（CMIA）及交換電容濾波器（SCF）、一個非重疊時脈產生器（Nonoverlapping Clock Generator）及16-to-1的類比多工器、可程式增益放大器（PGA）等電路。另外顧及到採用SCF濾波後的訊號品質，所以在SCF的前後端分別加入反混淆濾波器（Anti-aliasing Filter）及平滑濾波器（Smoothing Filter），讓經過濾波電路的訊號降低失真的可能性，使得輸出訊號更為可靠。整個電路設計之流程是採全客戶設計方式（Full-Custom Design），並用UMC 0.5μm CMOS 2P2M製程技術來實現，所設計之電路皆經模擬確定符合規格後，才進行最後的晶片佈局。

為驗證所規劃的架構能滿足腦波訊號處理之需求，故採用K-Complex EEG作為模擬的輸入訊號源，用以評估所設計電路之可行性。經本研究的實驗證明，將本系統積體化確實可行，並可達到縮小體積、使用方便等優點。

Among the physiological signals, due to its relative low amplitude non-stationary properties, the Electroencephalogram (EEG) is thought to be the most difficult to measure. In general, the amplitude of EEG in the cortex is about 10mV, but decreased to 0.1uV~100uV after passing through the cranium and skull. The patient oneself, environment and circuit layout affect the measured EEG signal quality easily. The objective of this research is to design an analog integrated circuit chip for a sixteen-channel EEG acquisition. The design is suitable for an analog front-end circuit of a portable EEG acquisition. By reducing the number of circuit component and noise, it can greatly enhance the signal quality to insure a better signal-to-noise ratio for preceding signal process and analysis tasks.

The main blocks of the EEG acquisition chip includes 16 current-mode instrumentation amplifiers (CMIA), 16 switched-capacitor filters (SCF), one non-overlapping clock generator, one 16:1 analog multiplexer, and one programmable gain amplifier (PGA). By placing an anti-aliasing filter and a smoothing filter before and after the SCF circuit, respectively, the distortion caused by the SCF circuit is dramatically improved. Hence, we can get the reliable signal in this circuit structure. These circuits have been fabricated with standard CMOS IC process of UMC 0.5μm CMOS double poly double metal. Full custom design flow has been used in this research. Before the layout of chip, these circuits has simulated by the HSPICE.

In order to evaluate the performance of these designs, a K-complex of normal sleep EEG is used as the input source to the EEG chip. The results demonstrate that it meets the system specifications. It is proved that by the integrating method, the System-On-a-Ship (SOC) approach for the medical instrumentation design is feasible.

目錄

摘要………………………………………………………………………i
Abstract………………………………………………………………ii
誌謝……………………………………………………………………iii
目錄……………………………………………………………………iv
圖目錄…………………………………………………………………vi
表目錄…………………………………………………………………ix

第一章、緒論
1-1.腦電波之沿革………………………………………………1
1-2.國內外腦波機系統之研究概況……………………………2
1-3.研究目的……………………………………………………4
1-4.系統架構與電路規格之訂定………………………………4
1-5.論文架構……………………………………………………6

第二章、理論背景
2-1.腦電波介紹…………………………………………………8
2-1-1.腦電波的分類……………………………………………8
2-1-2.電極貼法及紀錄方式……………………………………8
2-1-3.腦波之干擾問題…………………………………………9
2-2.電路介紹……………………………………………………10
2-2-1.傳統電路介紹…………………………………………10
2-2-2.等效Nullor模型………………………………………10
2-2-3.電流傳輸器……………………………………………12
2-2-4.電流式儀表放大器……………………………………13

第三章、類比子電路設計
3-1.電流式儀表放大器之設計與解析…………………………15
3-1-1.電流傳輸器CCII………………………………………15
3-1-2.電流式儀表放大器CMIA………………………………16
3-2.交換電容濾波器之設計與解析……………………………20
3-2-1.交換電容電路基本原理……………………………………21
3-2-2.SC積分器………………………………………………21
3-2-3.訊號流程圖分析…………………………………………23
3-2-4.開關共享…………………………………………………24
3-2-5.非重疊時脈產生電路……………………………………24
3-2-6.交換式電容二次式濾波器…………………………………25
3-2-7.交換式電容低通濾波器之實現……………………………28
3-2-8.交換式電容電路所衍生之效應……………………………31
3-3.16-to-1類比多工器…………………………………………33
3-4.可程式增益放大器PGA……………………………………36
3-5.晶片佈局考量………………………………………………38
3-5-1.差動對（Differential Pair）之佈局………………………38
3-5-2.電源線（Power Line）之佈局……………………………39
3-5-3.電容及電阻之佈局……………………………………40

第四章、模擬結果
4-1.電流傳輸器（CCII）之模擬結果……………………42
4-2.電流式儀表放大器（CMIA）之模擬結果…………………43
4-3.交換式電容濾波器（SCF）之模擬結果…………………44
4-4.非重疊時脈產生電路之模擬結果…………………………47
4-5.可程式增益放大器（PGA）之模擬結果…………………47

第五章、結論與未來展望
5-1.總結…………………………………………………………49
5-2.未來研究方向………………………………………………50

附錄1…………………………………………………………………51
附錄2…………………………………………………………………52
參考文獻………………………………………………………………53




圖目錄

圖1-1、十六通道腦波系統架構………………………………………………………5
圖1-2、本論文研究流程………………………………………………………………7
圖2-1、10-20電極配置側面圖………………………………………………………9
圖2-2、10-20電極配置上視圖………………………………………………………9
圖2-3、Nullator模型………………………………………………………………11
圖2-4、Norator模型…………………………………………………………………11
圖2-5、正型Norator模型…………………………………………………………11
圖2-6、負型Norator模型…………………………………………………………11
圖2-7、電流傳輸器之電路符號……………………………………………………12
圖2-8、CCI之元件符號……………………………………………………………12
圖2-9、CCI之Nullor等效模型……………………………………………………12
圖2-10、CCII之元件符號…………………………………………………………13
圖2-11、CCII之簡化Nullor模型…………………………………………………13
圖2-12、傳統電壓式儀表放大電路…………………………………………………13
圖2-13、電流式儀表放大電路………………………………………………………14
圖3-1、CCII含偏壓電路……………………………………………………………15
圖3-2、CCII含偏壓電路之佈局圖…………………………………………………16
圖3-3、採用CCII＋架構的CMIA…………………………………………………16
圖3-4、採用CCII＋及OP為架構的CMIA………………………………………16
圖3-5、經修正後的CMIA架構圖…………………………………………………17
圖3-6、實際的CCII架構圖…………………………………………………………17
圖3-7、電流式儀表放大器之佈局…………………………………………………20
圖3-8、SC基本電路架構…………………………………………………………21
圖3-9、非反相SC積分器…………………………………………………………22
圖3-10、非反相SC積分器分別在P1（左圖）及P2（右圖）導通的等效圖…22
圖3-11、圖3-13離散時間積分器之電壓波形……………………………………23
圖3-12、三種交換式電容電路之等效電路…………………………………………24
圖3-13、開關共享概念圖……………………………………………………………24
圖3-14、非重疊時脈產生電路………………………………………………………25
圖3-15、二次式濾波器之S-Domain訊號流程圖…………………………………26
圖3-16、二次式濾波器之R-C主動濾波器架構圖………………………………26
圖3-17、轉成交換式電容濾波器之架構圖…………………………………………27
圖3-18、二次式濾波器之Z-Domain訊號流程圖…………………………………27
圖3-19、二次式低Q值交換式電容濾波器（無開關共享）……………………28
圖3-20、二次式低Q值交換式電容濾波器（開關共享）………………………29
圖3-21、用SWITCAP模擬低通濾波器（截止頻率為120Hz）的結果………30
圖3-22、交換式電容低通濾波器之佈局圖…………………………………………30
圖3-23、取樣系統架構方塊圖………………………………………………………31
圖3-24、腦波經CMIA、AAF、SCF及SF濾波器的模擬結果…………………32
圖3-25、反相閘電路圖及佈局圖……………………………………………………33
圖3-26、四輸入端反及閘電路圖及佈局圖…………………………………………34
圖3-27、4-to-16解碼器電路圖及佈局圖…………………………………………34
圖3-28、16-to-1類比多工器電路圖及佈局圖……………………………………35
圖3-29、CMOS傳輸閘電路圖及佈局圖…………………………………………36
圖3-30、可程式增益放大器架構圖…………………………………………………37
圖3-31、可程式增益放大器之佈局…………………………………………………38
圖3-32、同心圓佈局方式……………………………………………………………39
圖3-33、分開類比與數位電源線之佈局方式………………………………………39
圖3-34、電容之佈局方式……………………………………………………………40
圖3-35、電阻之佈局方式……………………………………………………………40
圖4-1、CCII架構Vx=Vy特性之模擬結果…………………………………………42
圖4-2、CCII架構Ix=IZ特性之模擬結果…………………………………………42
圖4-3、CMIA之暫態響應圖………………………………………………………43
圖4-4、CMIA之頻率及相位響應圖………………………………………………43
圖4-5、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率50Hz）……44
圖4-6、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率75Hz）……45
圖4-7、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率100Hz）…45
圖4-8、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率120Hz）…45
圖4-9、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率200Hz）…46
圖4-10、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率500Hz）…46
圖4-11、交換式電容低通濾波器之模擬結果（弦波振幅1V，頻率1000Hz）…46
圖4-12、非重疊時脈產生電路之模擬結果…………………………………………47
圖4-13、EEG輸入訊號（K-Complex Wave，Sample Rate＝250Hz）…………48
圖4-14、可程式增益放大器於四種情況下之模擬結果……………………………48


表目錄

表2-1、腦電波頻率之分類……………………………………………………………8
表3-1、每個位元所對應的電阻值與增益值之對照表……………………………37
表4-1、CMIA詳細規格模擬結果…………………………………………………44

[1]John G. Webster, “Medical Instrumentation Application and Design”, John Wiley & Sons, Inc, 1998.[2]吳東格, “PC-based 腦電圖量測系統之研製”, 台灣大學電機工程研究所碩士論文, June 1996.[3]連怡仲, “數位腦波機系統之設計與研製”, 台灣大學電機工程研究所碩士論文, June 1997.[4]杜益昌, “多通道腦波機系統之設計與裝置”, 台灣大學電機工程研究所碩士論文, June 1998.[5]楊勝文, 張津愷, 王正一, 趙福杉, “可攜式腦波紀錄器”, 中華民國九十年生物醫學工程科技研討會暨年會.[6]R. Martins, S. Selberherr, F.A. Vaz, “A CMOS IC for Portable EEG Acquisition Systems”, IEEE Transactions on Instrumentation and Measurement, vol. 47, No. 5, pp.1191-1196, October 1998.[7]陳華彬, “以電流式主動元件設計多功電壓式濾波電路”, 中原大學電機工程研究所碩士論文, June 2000.[8]K.Koli, K.A.I. Halonen, “CMRR Enhancement Techniques for Current-Mode Instrumentation Amplifiers”, IEEE Transaction on Circuit and Systems-I: Fundamental Theory and Applications, Vol. 47, No. 5, pp.622-632, May 2000.[9]H.O. Elwan, A.M. Soliman, “Low-voltage low-power CMOS current conveyors”, IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications, Vol, 44, No 9, pp.828-835, September 1997.[10]A.M. Ismail, A.M. Soliman, “Wideband CMOS current conveyor”, Electron. Lett.,vol. 34, No. 25, pp.2368-2369, December 1998.[11]A.M. Ismail, A.M. Soliman, “Low-power CMOS current conveyor”, Electron. Lett.,vol. 34, No. 25, pp.7-8, December 2000.[12]H.W. Cha, K. Watanabe, “Wideband CMOS current conveyor”, Electron. Lett.,vol. 32, No. 14, pp.1245-1246, July 1996.[13]S.J.G. Gift, “An Enhanced Current-Mode Instrumentation Amplifier”, IEEE Transactions on Instrumentation and Measurement, Vol. 50, No. 1, pp.85-88, February 2001.[14]A.A. Khan, M.A. Al-Turaigi, M.A. El-Ela, “An Improved Current-Mode Instrumentation Amplifier with Bandwidth Independent of Gain”, IEEE Transactions on Instrumentation and Measurement, Vol. 44, No. 4, pp.887-891, August 1995.[15]張賢德, “心電圖機類比訊號處理模組積體電路研製”, 中原大學電子工程研究所碩士論文, June 1997.[16]黃藍藍, “低頻類比訊號處理模組之CMOS積體電路設計技術研究”, 中原大學電子工程研究所碩士論文, June 1997.[17]顏志仁, “用於量測生理訊號與醫療系統之類比積體電路設計 ”, 中原大學電機工程研究所碩士論文, June 1998.[18]D. A. Johns and K. Martin, “Analog Integrated Circuits Design”, John Wiley & Sons, Inc, 1997.[19]鄭詩聖, “低電壓交換式電容濾波器設計應用”, 中原大學電子工程研究所碩士論文, June 1998.[20]姜國柱, “生醫訊號放大器之積體電路設計”, 台灣大學電機工程研究所碩士論文, June 1999.[21]Gregorian R. and G.C. Temes, “Analog MOS integrated circuits for signal processing”, New York, Wiely-Interscience, 1986.[22]俞再鈞, “互補式金氧半場效電晶體交換電容濾波器之設計與分析 ”, 國立交通大學電子工程研究所碩士論文, June 1985.[23]俞再鈞, “新型交換電容式微分器及其在交換電容式濾波器設計上之應用 ”, 國立交通大學電子工程研究所博士論文, June 1989.[24]D. C. Von Grunigen, R. Sigg, M. Ludwig, U. W. Brugger, G. S. Moschytz, H. Melchior, “Integrated Switched-Capacitor Low-Pass Filter with Combined Anti-Aliasing Decimation Filter for Low Frequencies”, IEEE J. Solid-State Circuits, vol. SC-17, pp. 1024-1028, Dec. 1982.[25]G. S. Moschytz, “MOS Switched-Capacitor Filters: Analysis and Design”, IEEE Press, New York, 1984.[26]P. R. Gray, B. A. Wooley, and R. W. Brodersen, “Analog MOS Integrated Circuits, II”, IEEE Press, New York, 1989.[27]P. E. Allen, D. R. Holberg, “CMOS Analog Circuit Design”, Oxford University Press, New York, 2002.[28]R. J. Baker, H. W. Li, and D. E. Boyce, “CMOS Circuit Design, Layout, and Simulation”, IEEE Press, New York, 1998.[29]古明華, “低電壓互補式金氧半軌對軌運算放大器之設計與應用”, 中原大學電子工程研究所碩士論文, June 2000.[30]Danny Wen-Yaw Chung, “ASIC DESIGN”, 中原大學電子工程研究所上課講義, February, 2002.[31]W.J. Ross Dunseath, E.F. Kelly, “Multichannel PC-Based Data-Acquisition System for High-Resolution EEG”, IEEE Transactions on Biomedical Engineering, Vol. 42, No. 12, pp.1212-1217, December 1995.[32]S.K. Yoo, N.H. Kim, D.H. Kim, J.L. Kim, “The Development of High Precision EEG Amplifier for the Computerized EEG Analysis”, IEEE-EMBE and CMBEC, pp.1651-1652, 1997.[33]P. H. Lu, “Layout Techniques for Mixed-Signal IC”, CIC訓練課程(四), July, 2001.