跳到主要內容

臺灣博碩士論文加值系統

(3.90.139.113) 您好!臺灣時間:2022/01/16 17:39
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:詹明財
研究生(外文):ming-tsai chan
論文名稱:高速乘法器設計
論文名稱(外文):High-Speed Booth Multiplier Design
指導教授:張振豪
學位類別:碩士
校院名稱:國立中興大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
中文關鍵詞:乘法器
相關次數:
  • 被引用被引用:0
  • 點閱點閱:743
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本文以Booth編碼方式組成編碼與並列式同時的乘法器,一般 Booth以Radix-4 做編碼器,Radix-4可以將N列輸入位元數縮小一半為N/2 列位元數,縮小一半的列位元數每一列都是同時產生與完成,執行並列式的運算,本篇論文針對Radix-4乘法器的壓縮器及編碼器進行修正 ,壓縮器及編碼器部分改善5%~11%的面積。
此外Radix-8 的Booth乘法器會使用到3倍的被乘數值,本文以Mux-CLA組成,面積與時間都比用And/Or/Not Gate佳,進位平均時間約快15%;以Mux-CLA方式執行本身3倍的加法,若將第一層、第二層之MUX以OR閘取代,其進位速度又比一般兩數相加之速度得以提高20 %,使用CLA再配合狀況和加法器(CSMA),可使整體面積減少。從Raixd-4與Raixd-8 Booth乘法器的設計結果比較發現,Radix-8比Radix-4的速度快4.6% ~ 17.2%



QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top