跳到主要內容

臺灣博碩士論文加值系統

(54.80.249.22) 您好!臺灣時間:2022/01/20 07:58
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:林哲民 
論文名稱:含體接觸之SOI金氧半場效電晶體研究
論文名稱(外文):Investigation of SOI MOSFET’s with body contacts
指導教授:林泓均
學位類別:碩士
校院名稱:國立中興大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
中文關鍵詞:絕緣體上矽基底電流體接觸
外文關鍵詞:soibody contactT gateH gatesubstrate current
相關次數:
  • 被引用被引用:0
  • 點閱點閱:574
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
我們分析不同體接觸與矽薄膜厚度之絕緣體上矽(SOI) N型金氧半電晶體(MOSFET)。利用SOI N型MOSFET 之基底電流(Ib)來分析其漏電流機制,並比較在不同的體接觸結構下之電性。我們使用國家奈米實驗室(NDL)所做的SOI N型MOSFET,在量測的結果中,我們發現與傳統MOSFET的基底電流有些不同的差異,我們將會繼續找出適當之模型來解釋此差異。
SOI MOSFET 的製成技術可防範許多舊的製程技術所無法改善的問題。因此建立一個準確的模型以利技術與電路之開發是非常重要的。由基底電流關係元件之可靠度,所以量測基底的電流我們可以得到許多重要參數,目前SOI MOSFET在眾多研究員的發展下有許多的改善和變化,因此本次的研究主要是在建立與驗證T型和H型閘極MOS之基極的基底電流模型。

We analysis various body contact and the ply of the thin film of N type Metal Oxide Semiconductor field effect transistor (nMOSFET) on SOI. We use the body current (Ib) of the nMOSFET’s to analysis the leakage currents and compare the character in various structures of body contact. We utilize the chip of SOI nMOSFET made by NDL. After the measuring, we can find the substrate current has some differences with the conventional MOSFET. We will find a accurate model to explain the difference.
The process of SOI MOSFET can improve many problems existed in conventional CMOS process. Since, it is important to establish an accurate model to develop the technology and circuit design favorably. Due to the reliability of the substrate current devices, we can get many important parameters by measuring the substrate current. Currently, SOI MOSFET has large improvement and change under the research by many researchers. Thus, the thesis proposes and verifies a MOS substrate current model of T gate and H gate.

中文摘要.………………………………………………………... i
Abstract…………………………………………………………. ii
誌 謝…………………………………………………………. iii
目錄……………………………………………………………. iv
第一章 1
緒論 1
1.1 簡介 1
1.2 SOI元件 2
1.3 Fully-Depleted ( FD ) Silicon-on-Insulator ( SOI ) MOSFET and Partially-Depleted ( PD ) Silicon-on-Insulator MOSFET 8
1.4 T Gate SOI MOS and H Gate SOI MOS 11
1.5論文內容簡介 16
第二章 17
元件製造與模擬 17
2.1引言 17
2.3絕緣體上矽金氧半元件的建構 18
2.4量測技術 19
2.5模擬 20
第三章 22
SOI元件特性與原理 22
3.1 引言 22
3.2一維之完全空乏絕緣體上矽金氧半元件模型 22
3.3部分空乏絕緣體上矽金氧半元件模型 25
3.4基極電流模型 26
3.5 SOI元件製成模擬 28
第四章 37
SOI元件基極電流特性量測與分析 37
4.1 T Gate and H Gate SOI MOS元件量測 37
4.2 T Gate和H Gate SOI MOSFET’s之基極電流量測分析 45
4.3總結 55
第五章 56
總結 56
參考文獻 58

[1] R. W. Broderson, A. P. Chandrakasan and S. Sheng, “Design Techniques for Portable Systems,” ISSCC. Tech. Dig., 168-169(1993).
[2] J. P. Colinge, “Thin-film SOI technology: the solution to many submicron CMOS problems,” IEDM Tech. Dig., p. 817, 1989
[3] H. H. Hosack, K. A. Joyner, M. K. EI-Ghor, J. Hollingswrth, G. A. Brown, and G. P. Pollack, ”Particle effects on buried oxide leakage in SIMOX materials,” IEEE, SOI Conference, pp.98-99, 1992
[4] Y. Yamaguchi, A. Ishibashi, M. Shimizu, T. Nishimura, K. Tsukamoto, K. Horie, and Y. Akasaka, “A high-speed 0.6μm 16K CMOS gate array on a thin SIMOX film,” IEEE Trans. Electron Devices, vol. 40, no. 1, p. 179, 1993
[5] M. Yoshimi, H. Hazama, M. Takahashi, S. Kambayashi, T. Wada, K. Kato, and H. Tango, “ Two-dimensional simulation and measurement of high-performance MOSFET’s made on a very thin SOI film,” IEEE Trans. Electron Devices, vol. 36, no. 3, p. 493, 1989
[6] M. Horiuchi, and K. Ohoyu, “One-decade reduction of pn-junction leakage current using poly-Si interlayered SOI structure,” IEDM Tech. Dig., pp. 847-850, 1993
[7] Lisa T. Su et al., IEEE Electron Devices Lett., vol.15, no.9, p. 363, 1994
[8] Jai-hoon Sim, Chang-Hoon Choi, and Kinam Kim, “Elimination of parasitic bipolar-induced breakdown effects in ultra-thin SOI MOSFET’s using narrow-bandgap-source (NBS) structure,” IEEE Trans. Electron Devices, vol. 42, no. 8, p. 1495, 1995
[9] J.-P. Colinge, “Silicon-on-Insulator Technology: Materials to VLSI, 2nd ed.” Kluwer Academic: Boston (1997).
[10] A. O. Adan, T. Naka, A. Kagisawa, and H. Shimizu, “SOI As a Mainstream IC Technology,” SOI Conf. Dig., 9-12 (1998).
[11] D. Allen, D. Behrends, and B. Stanisic, “Converting a 64b PowerPC Processor from CMOS Bulk to SOI Technology,” Design Automation Conf. Dig., 892-897 (1999).
[12] J.-P. Colinge, “Performances of Low-Voltage, Low-Power SOI CMOS Technology,”MIEL Dig., 229-236 (1997).1-1-9
[13] J.-P. Colinge, “SOI Devices and Circuits,” MIEL Dig., 407-414 (2000).
[14] M. Watanabe and A. Tooi, “Formation of SiO2 Films by Oxygen-Ion Bombardment,”Jpn. J. Appl. Phys., 5(8), 737-738 (1966).
[15] D. J. Godbey, M. E. Twigg, H. L. Hughes, L. J. Palkuti, P. Leonov, and J.J. Wang, “Fabrication of Bond and Etch-Back Silicon on Insulator Using a Strained Si0.7Ge0.3 Layer as an Etch Stop,” J. Electrochem. Soc., 137(10),3219-3223 (1990).
[16] M. Bruel, “Silicon on Insulator Material Technology,” Elec. Let., 31(14) , 1201-1202 (1995).
[17] M. Bruel, B. Aspar, B. Charlet, C. Maleville, T. Poumeyrol, A. Soubie, A. J. Auberton-Herve, J. M. Lamure, T. Barge, F. Metral, and S. Trucchi, “Smart Cut: A Promising New SOI Material Technology,” SOI Conf. Dig., 178-179, (1995).
[18] 羅文政,趙天生, “Impacts of Gate Structure on Silicon-on-Insulator Dynamic Threshold Voltage nMOSFET's,” 碩士論文,國立交通大學
[19] N.K. ANNAMALAI, M.C. Biwer, “LEAKAGE CURRENTS IN SOI MOSFETS,” IEEE Trans. Nuclear Science, vol. 35 p. 1372 (1989)
[20] K. KONRAD YOUNG, “Short-Channel Effect in Fully Depleted SOI MOSFET’s,” IEEE Trans. Electron Devices, vol. 36, p. 399 (1989)
[21] K. KONRAD YOUNG, “Analysis of Conduction in Fully Depleted SOI MOSFET’s,” IEEE Trans. Electron Devices, vol. 36, p. 504 (1989)
[22] BSIMSOI manual, Department of EECS, UC Berkeley,
[23] Stanley Wolf Ph.D. “SILICON PROCESSING FOR THE VLSI ERA VOLUME 3: THE SUBMICRON MOSFET,” LATTICE PRESS
[24] H.-J. Wann, J. King, J. Chen, Ping K. Ko, and C. Hu, “Hot-carrier currents of SOI MOSFETs,“ IEEE Int. SOI Conf. , pp.118-119, 1993.
[25] Yasuhisa Omura, Katsutoshi Izumi “Physical Background of Substrate Current Characteristics and Hot-Carrier Immunity in Short-Channel Ultrathin-Film MOSFEET’s/SIMOX,” IEEE Trans. Electron Devices, vol. 41, p. 352 (1994)
[26] Hans van Meer, Jeong-Ho Lyu, Stefan Kubicek, Luc Geenen, Kristin De Meyer ”Threshold Voltage Design Incompatibility between Partially-Depleted SOI and Bulk CMOS transistors,” IEEE, SOI Conference, p32 , 1999

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關論文
 
1. 蔡宏昭。民國83年。「日本的勞工置產與勞工住宅制度之探討」,勞工行政,71期。
2. 歐育誠。民國80年。「訂定待遇標準之基礎」,人事月刊,第12卷第6期,頁51-58。
3. 歐育誠。民國79年。「改進公務人員待遇福利之回顧與展望」,人事月刊,61期。
4. 劉昊洲。民國84年。「公教人員福利條例草案評析」,人事行政,第115期,頁11-15。
5. 許道然。民國84年。「論員工福利制度的規劃」,空大行政學報,第3期,頁1-12。
6. 劉仕顯。民國83年。「公教人員住宅政策之研議」,人事月刊,19卷5期。頁19-23。
7. 趙其文。民國75年。「工作報酬與福利」,人事行政,第83期,頁23-46。
8. 詹火生。民國85年。「勞工福利的規劃與策進」,勞工行政,100期。
9. 楊松德、洪榮昭、王麗容。民國82年。「企業福利措施對提昇工作意願與生產力之研究」,勞工研究,110期。
10. 黃英紳。民國82年。「中央政府其他基金之評介」,主計月報,76卷1期。
11. 黃英忠。民國84年。「我國未來人力資源研究的發展方向」,人事管理,頁4-13。
12. 許道然。民國81年。「公教住宅政策之檢討與改進--從系統研究途徑分析」,人事月刊。15卷5期,頁40-57。
13. 張火燦。民國85年。「薪酬的相關理論及其模式」,人事管理,384、385期。
14. 許道然。民國83年。「論員工福利制度的規劃」,人事月刊,19卷5期。頁36-41。
15. 許濱松。民國78年。「論當前公務人員待遇偏低的成因及其解決」,人事月刊,第9卷第4期,頁10-22。