跳到主要內容

臺灣博碩士論文加值系統

(54.173.214.227) 您好!臺灣時間:2022/01/29 15:42
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:林年興
論文名稱:雙浮動閘快閃記憶體操作模式研究
論文名稱(外文):Investigation of various operations of dual floating gate flash memory
指導教授:林泓均
學位類別:碩士
校院名稱:國立中興大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
中文關鍵詞:快閃記憶體雙浮動閘
外文關鍵詞:Flash MemoryDual Floating Gate
相關次數:
  • 被引用被引用:0
  • 點閱點閱:364
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:1
多值邏輯準位快閃記憶體技術是可以達到快閃記憶體高密度與低價格的技術。在單浮動閘的快閃記憶體是使用不同的閘極電壓或不同的源極-洩極脈衝寬度,來控制儲存到浮動閘的電荷量,達到多值邏輯準位的目的,缺點是為了達到精確寫入浮動閘,週邊電路會變得比較複雜。在本篇論文是使用雙浮動閘來達到多值邏輯儲存的功能,使用雙浮動閘可以使寫入浮動閘的電路不需要如單浮動閘多值邏輯儲存那麼嚴苛。為了使雙浮動閘快閃記憶可以一次讀出其邏輯準位,在源極與洩極使用不同的摻雜濃度與摻雜能量,使其在熱電子寫入時能產生明確的四個邏輯準位,抹除則是採用通道F-N穿隧機到制來抹除。又為了使元件的製作能符合現有的製程技術,雙浮動閘的距離做得較寬而直接把控制閘做在雙浮閘的中間與上面。雙浮動閘快閃記憶如果使用F-N穿隧方式寫入時,不對稱的源-洩極濃度並不能如熱電子寫入時產生明顯差距的邏輯準位。四個邏輯準位的差距比較小,因此我們提出不同的寫入電壓與不同的寫入時間的二種改善方式,達到較明顯的邏輯準位差距。

第一章 緒論 1
   1.1 快閃記憶體的物理結構 2
   1.2 快閃記憶體有三種基本操作模式 3
1.3 快閃記憶體的主要陣列結構 6
1.4 快閃記憶體的應用與市場發展 9
1.5 論文內容簡介 10
第二章 多值邏輯準位元件技術 12
2.1 MLC基本特性 15
2.1.1 精確的電荷置入 16
2.1.2精確的電荷感測能力 19
2.1.3精確的電荷保存 20
2.2 Intel Strata Flash MLC的操作方式 21
2.2.1寫入操作 22
2.2-2讀取操作 24
2.2.3抹除 27
2.3 雙側翼浮動閘記憶體 28
2.3.1寫入方式 29
2.3.2讀出方式 31
2.4 雙浮動閘快閃記憶體 33
第三章 寬型雙浮動閘快閃記憶元件介紹 35
3.1雙浮動閘快閃記憶元件的設計與結構 36
3.1.1 單浮動閘結構 36
3.1.2 雙浮動閘結構 40
3.2寬型雙浮動閘不對稱接面濃度的快閃記憶體製程
參數 42
3.3耦合係數 45
第四章 元件特性的模擬結果與討論 48
4.1熱電子寫入操作 48
4.2 F-N穿隧的寫入方式 58
4.3 讀取操作 66
4.4抹除操作 72
第五章 結論 76
5.1回顧 76
5.2未來研究方向 76

[1] Ricco, B., Torelli, G., Lanzoni, M., Manstretta, A., Maes, H.E., Montanari, D.,
Modelli, A., “Nonvolatile multilevel memories for digital applications,”
Proceedings of the IEEE Volume: 86 12 , Dec. 1998 , Page(s): 2399 -2423
[2] Greg Atwood et al., “Intel StrataFlashTM Memory technology Overview ,” Intel
Technology Journal Q4’97
[3] Al. Fazio, Mark Bauer, “Intel StrataFlashTM Memory technology Development
and Implementation ,” Intel Technology Journal Q4’97
[4] Intel StrataFlashTM Memory Technology application note, December 1998
[5] Concannon, A., McCarthy, D., Mathewson, A., Guillaumot, B., Papadas, C.,
Kelaidis, C., “A novel CMOS compatible multi-level flash EEPROM for
embedded applications,” Device Research Conference Digest, 1998. 56th
Annual , 1998 ,Page(s): 78 -79
[6] M. Lorenzini, M.V. Rudan, G. Baccarani, “A Dual Gate Flash EEPROM Cell with Two-Bit Storage Capacity, ” IEEE Trans. Components, Packaging,
and Manufacturing Technology, Part A, vol. 20, p. 182 (1997)
[7] Hongchin LIN Jack Tai-Yuan CHEN and Shyh-Chyi WONG, “A New Dual Floating Gate Flash Cell for Multilevel operation” J.Appl.Phys .Vol.40(2001) pp.2948-2953 Part 1,No.4B,April 2001
[8] William D. Brown, Joe E. Brewer, Nonvolatile Semiconductor Memory
Technology : a comprehensive guide to understanding and using NVSM devices.
New York : 1998
[9] Eitan, B., Kazerounian, R., Roy, A., Crisenza, G., Cappelletti, P., Modelli,
A., “Multilevel Flash cells and their Trade-offs,” Electron Devices Meeting,
1996., International , 1996 , Page(s): 169 —172
[10] Min-Hwa Chi, Bergemont, A., “Multi-level flash/EPROM memories: new
self-convergent programming methods for low-voltage applications, ” Electron
Devices Meeting, 1995., International , 1995 , Page(s): 271 —274
[11] Akira Umezawa, Shigeru Atsumi,“A 5-V-Only Operation 0.6-um Flash EEPROM
with Row Decoder Scheme in Triple-Well Structure ” IEEE J. Solid-State Circuit, vol. 27, no. 11, 1992
[12] Kianian, S., Levi, A., Lee, D., Yaw-Wen Hu., “A novel 3 volts-only, small sector
erase, high density flash E/sup2/PROM ,” VLSI Technology, 1994. Digest of
Technical Papers. 1994 Symposium on , 1994 , Page(s): 71 —72
[13] Shih-Jye Shen, Ching-Song Yang, “ Novel Self-Convergent Programming Scheme
for Multi-Level P-Channel Flash Memory ”IEEE IEDM Tech.Dig.,pp.287-288,1987.
[14] C. Papadas, B. Guillaumot, and B. Cialdella “ A Novel Pseudo-Floating-Gate Flash EEPROM Device ” IEEE Electron Device Letters, vol. 18 NO. 7, July 1997
[15] Frank Ruei-Ling Lin, Yen-Sen Wang and Charles Ching-Hsiang Hsu
Microelectronics Lab, “ Multi-Level P-channel Flash Memory ” IEEE Pages:457-463 1998
[16] Seiichi Mori, Member, IEEE, Yoshiko Yamaguchi Araki, “ Thickness Scaling
Limitation Factors of ONO Interpoly Dielectric for Nonvolatile Memory
Devices ” IEEE Transactions on Electron Devices, vol. 43, NO. 1, January 1996

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top