跳到主要內容

臺灣博碩士論文加值系統

(3.87.250.158) 您好!臺灣時間:2022/01/25 19:27
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:黃印璽
研究生(外文):Yin-Hsi Huang
論文名稱:IAM2000S微處理器內部記憶體控制設計與驗證
論文名稱(外文):Design and Verification of the Internal Memory Control for IAM2000S Microprocessor
指導教授:吳全臨林瀛寬單智君
指導教授(外文):Chuan-Lin WuYin-Kuan LinJyh Juin Shann
學位類別:碩士
校院名稱:國立交通大學
系所名稱:資訊工程系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
論文頁數:42
中文關鍵詞:微處理器IAM2000S記憶體管理單元轉換緩衝器內部記憶體控制中央控制單元自動測試程式產生器位址轉換
外文關鍵詞:IAM2000SMMUTLBinternal memory controlcentral controllerATPGaddress translation
相關次數:
  • 被引用被引用:0
  • 點閱點閱:260
  • 評分評分:
  • 下載下載:26
  • 收藏至我的研究室書目清單書目收藏:0
由於晶片科技的蓬勃發展,快速增加晶片(IC)的電晶體數量,系統單晶片(System-on-Chip: SOC)的時代已經提前到來,而各種系統單晶片的架構,也不斷的推陳出新。在我們的解決方案中,以IAM2000S為核心,內涵記憶體管理系統(Memory Management Unit: MMU),快取記憶體(cache)架構,整合AMBA AHB為系統匯流排,PCI為週邊匯流排;使其能夠被利用來發展嵌入式系統。
在快取記憶體的選擇上,採用哈佛的快取記憶體架構,它能有效的增加處理器內部資料流的頻寬。然而同時,記憶體管理單元與轉換緩衝器(Translate look-aside buffer: TLB)也會變成兩份;雖然增加了效率,這也使的設計複雜化,一套有系統驗證方式的需求,相形重要。
以位址與資料流為基礎的驗證觀念,可以應用於矽智財元件(IP)設計的驗證上。藉由使用自動比對驗證系統,有效地縮減了驗證內部記憶體控制的時間。在使用以位址與資料流為基礎的驗證方法後,我們可以保證的內部記憶體控制驗證品質。

The size of chips is doubled every eighteen months, according to Moore’s Law. Recent System-on-Chip (SOC) design and intellectual property (IP) integration further add up the IC transistor count and contribute to this ongoing change. The solution of the SOC design we provided is based on the IAM2000S (Information Appliance Microprocessor), included memory management unit (MMU), cache, AHB for system bus and PCI for peripheral bus. The IAM2000S SOC can be exploited to develop an embedded system.
The Harvard cache architecture has been selected for internal cache memory architecture which is effective in improving the internal memory bandwidth. At the same time, the memory management unit is divided into data memory management unit (DMMU) and instruction memory management unit (IMMU), and so does TLB (translate look-aside buffer). As the internal memory control became complex a systematic verification is required.
The concept of the address and data flow based verification can be employed in verifying some soft IP designs. The verification time of the internal memory control is effectively reduced by the auto-comparison verification system. The verification quality of internal memory control can be guaranteed after performing verification by the address and data flow based auto-comparison verification system.

中文摘要 i
英文摘要 ii
誌謝 iii
目錄 iv
圖表目錄 vi
表格目錄 vii
第一章 論文簡介 1
1.1. IAM2000S系統概觀 1
1.2. 動機與提案目標 2
1.3. 本文架構 3
第二章 記憶體管理單元的相關研究 4
2.1. 虛擬記憶體 6
2.2. 處理器內的資料流 8
2.3. 記憶體管理單元與保護單元 13
2.4. 記憶體管理單元的調查 14
第三章 記憶體管理單元的架構設計 17
3.1. IAM2000S的內部架構 17
3.2. 位址轉換的設計 18
3.3. 第一層的位址轉換 20
3.4. 第二層的位址轉換 21
第四章 中央控制單元的架構設計 23
4.1. 內部記憶體控制 23
4.2. 中央控制系統實際控制的有限狀態機 24
4.3. 中央控制系統在正常存取狀態的控制 25
第五章 以位址與資料流為基礎的驗證系統 27
5.1. 自動比對驗證系統 27
5.2. 測試驗證時間產生器 29
5.3. 位址與資料流為基礎的內部記憶體控制驗證 30
5.3.1. 軟體部分的位址與資料流為基礎的內部記憶體控制驗證 31
5.3.2. 硬體部分的位址與資料流為基礎的內部記憶體控制驗證 33
第六章 測試樣本的分析與選擇 35
6.1. IAM2000S處理器核心的記憶體存取行為模式 35
6.2. 內部記憶體控制驗證系統的測試樣本 37
6.3. 循環與合併的測試程式產生法 38
6.4. 虛擬位址與實體位址轉換的測試方法 40
第七章 結論 41

[1] ARM ,“AMBA Specification v2.0”, 1999
[2] ARM ,“ARM9E-S Technical Reference Manual” , 1999
[3] Henry Chang , Larry Cooke , Merrill Hunt , Grant Martin Andrew McNelly and lee Todd , “ Surviving the SOC Revolution : A Guide to Platform-Based Design”, Kluwer Academic Publishers
[4] Steve Furber, “ARM: System-On-Chip Architecture”, 2000
[5] IAM2000S Micro-architecture Specification
[6] IEEE Standard 1364 Verilog Hardware Description Language, 2001
[7] David A. Patterson , John L. Hennessy , “ Computer Architecture. A Quantitative Approach” , Second Edition , Morgan Kaufmann Publishers , 1996
[8] David A. Patterson , John L. Hennessy , “ Computer Organization & Design. The Hardware/Software Interface” , Second Edition , Morgan Kaufmann Publishers , 1997
[9] Charles H. Roth, Jr., “ Digital Systems Design Using VHDL” , PWS Publishing Company
[10] Kyeong Koel Ryu , Eung Shin , and Vincent J.Monney , “A Comparison of Five Different Multiprocessor SoC Bus Architecture“ , 1999
[11] Luc Semeria , Abhijit Ghosh , “Methodology for Hardware/Software Co-verification in C/C++” , 1999
[12] A. Silberschatz , P. Galvin , “ Operating System Concepts” , Fifth Edition , Addison-Wesley Publishers , 1997
[13] Douglas J.Smith , “HDL Chip Design”, 1999
[14] 王仕杰 , ”Design and Implementation of Controller of an Embedded RISC Microprocessor with DSP Capability”, 國立交通大學資訊工程學系碩士論文 , 2001
[15] 黃明權 , ”Mixed Mode Verification for 32-bit Microprocessor Core” , 國立交通大學資訊工程學系碩士論文 , 2001

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top