(54.236.58.220) 您好!臺灣時間:2021/03/09 16:32
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:楊榮傑
研究生(外文):Rong-Jye Yang
論文名稱:LMDS之本地振盪器研製
論文名稱(外文):Local Oscillator for LMDS
指導教授:張志揚張志揚引用關係
指導教授(外文):Chi-Yang Chang
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電信工程系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
論文頁數:60
中文關鍵詞:本地振盪器鎖相迴路類比式鎖相迴路
外文關鍵詞:Local OscillatorPhase-Locked LoopAnalog Phase-Locked Loop
相關次數:
  • 被引用被引用:0
  • 點閱點閱:115
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:28
  • 收藏至我的研究室書目清單書目收藏:0
本論文研究LMDS中本地振盪器之製作,利用混成式積體電路的製程與微帶線的電路結構,以乘頻式的鎖相方法製作類比式鎖相迴路,將訊號鎖定在6.525GHz後,並以倍頻電路,使輸出訊號頻率為13.05GHz。
文中說明鎖相迴路與FET倍頻電路的原理,並以此為設計之基礎。電路之量測結果在輸出端可得10dBm之13.05GHz訊號,其相位雜訊為-93dBc/Hz@10kHz offset,而6.525GHz訊號之壓制可與13.05GHz訊號相差20dB以上。

The thesis presents the design and fabrication of Local Oscillator for LMDS. The process of Hybrid Microwave Integrated Circuits (HMIC) and the structure of microstrip lines are applied in this design. The analog PLL is applying the method of frequency multiplication where the fundamental oscillator is phase locked at 6.525GHz. A FET frequency doubler obtains the signal at 13.05GHz.
The thesis describes the theory of analog PLL and FET frequency doubler. The power of 13.05GHz source is 10dBm and the phase noise is —93dBc/Hz@offset 10kHz. The power suppression of 6.525GHz is above 20dB.

目錄
中文摘要………………………………………………………………..Ⅰ
英文摘要………………………………………………………………..Ⅱ
誌謝……………………………………………………………………..Ⅲ
目錄……………………………………………………………………..Ⅳ
圖目錄…………………………………………………………………..Ⅵ
第一章 簡介……………………………………………………………..1
第二章 鎖相迴路基本原理……………………………………………..3
2.1 鎖定的基本概念………………………………………………...3
2.1.1輸入與輸出訊號的相位關係………………………………3
2.1.2捕獲過程與同步狀態………………………………………5
2.2 迴路架構與相位模型…………………………………………...7
2.2.1相位檢測器…………………………………………………8
2.2.2迴路濾波器…………………………………………………9
2.2.3壓控振盪器………………………………………………..10
2.2.4迴路相位模型……………………………………………..11
2.3 迴路的鎖定與失鎖…………………………………………….12
2.3.1 的鎖定狀態………………………………………13
2.3.2 的失鎖狀態……………………………………....15
2.3.3 的臨界狀態………………………………………16
2.4 迴路的響應與穩定性………………………………………….18
2.4.1相位誤差的時間響應……………………………………..21
2.4.2二階迴路的頻率響應……………………………………..22
2.4.3迴路穩定性………………………………………………..24
2.5 迴路雜訊性能………………………………………………….26
2.5.1白高斯雜訊………………………………………………..26
2.5.2壓控振盪器之相位雜訊…………………………………..28
第三章 倍頻器基本原理與設計………………………………………31
3.1 FET倍頻原理………………………………………………….31
3.2 倍頻電路設計………………………………………………….33
3.2.1直流偏壓的選取…………………………………………..33
3.2.2輸入與輸出匹配網路之設計……………………………..34
3.3 電路模擬、實作與量測……………………………………….35
第四章 鎖相迴路電路設計與組裝……………………………………38
4.1電路設計與分析……………………………………………….38
4.1.1壓控振盪器………………………………………………..39
4.1.2參考源─石英振盪器訊號………………………………..42
4.1.3相位檢測器………………………………………………..44
4.1.4迴路濾波器與掃頻電路…………………………………..46
4.1.5耦合器與緩衝放大器……………………………………..48
4.2電路組裝……………………………………………………….51
4.3電路量測結果與討論………………………………………….54
第五章 問題討論………………………………………………………57
5.1鎖定訊號之相位雜訊………………………………………….57
5.2倍頻訊號相位雜訊之關係…………………………………….57
5.3輸入與輸出訊號之相位關係………………………………….57
第六章 結論……………………………………………………………59
參考文獻……………………………………………..…………………60
圖目錄
圖1-1發射端與接收端架構圖…………………………………………..1
圖2.1-1 輸入與輸出訊號相位關係圖………………………………….4
圖2.1-2 捕獲過程示意圖……………………………………………….5
圖2.2-1 鎖相迴路基本示意圖………………………………………….7
圖2.2-2 鎖相迴路內部架構圖………………………………………….7
圖2.2-3 正弦相位檢測器模型圖(a)…………………………………….8
圖2.2-4 正弦相位檢測特性圖………………………………………….8
圖2.2-5 正弦相位檢測器模型圖(b)…………………………………….8
圖2.2-6 有源比例積分濾波器電路與響應圖………………………….9
圖2.2-7 壓控振盪器模型圖…………………………………………...11
圖2.2-8 鎖相迴路相位模型圖………………………………………...11
圖2.3-1 一階迴路 時之方程式圖解…………………………13
圖2.3-2 一階迴路 時之方程式圖解…………………………15
圖2.3-3 一階迴路 時重要函數時間響應圖…………………15
圖2.3-4 一階迴路 時之方程式圖解…………………………16
圖2.4-1 近似之線性相位檢測特性...…………………………………18
圖2.4-2 鎖相迴路之線性相位模型圖………………………………...19
圖2.4-3 相位誤差時間響應圖………………………………………...21
圖2.4-4 二階迴路閉迴路頻率響應圖………………………………...22
圖2.4-5 二階迴路誤差頻率響應圖…………………………………...23
圖2.4-6 迴路穩定性判定示意圖……………………………………...24
圖2.4-7 開迴路頻率響應圖…………………………………………...25
圖2.5-1 加入白高斯雜訊之線性相位模型圖………………………...26
圖2.5-2 加入壓控振盪器相位雜訊之相位模型圖…………………...28
圖2.5-3 壓控振盪器相位雜訊響應圖………………………………...29
圖2.5-4 閉迴路與誤差轉換函數響應圖……………………………...29
圖2.5-5 迴路雜訊性能總效應示意圖………………………………...30
圖3.1-1 FET電流對電壓曲線圖……….……………………………31
圖3.1-2 輸入與輸出電壓、電流示意圖……………………………...32
圖3.1-3 汲極電流諧次項示意圖……………………………………...33
圖3.2-1 倍頻電路架構………………………………………………...34
圖3.3-1 倍頻器輸入與輸出網路架構圖……………………………...35
圖3.3-2 13GHz放大器電路架構圖………………………………….36
圖3.3-3 倍頻電路輸出功率量測結果………………………………...36
圖3.3-4 倍頻電路輸入與輸出功率關係圖…………………………...37
圖4.1-1 鎖相迴路電路架構圖………………………………………...38
圖4.1-2 壓控振盪器電路圖…………………………………………...39
圖4.1-3 介質諧振腔之耦合磁場示意圖……………………………...40
圖4.1-4 壓控振盪器實際電路圖……………………………………...40
圖4.1-5 壓控振盪器自由振盪訊號量測圖…………………………...41
圖4.1-6 壓控振盪器掃頻範圍量測圖………………………………...41
圖4.1-7 參考源電路架構……………………………………………...42
圖4.1-8 參考源實際電路圖…………………………………………...42
圖4.1-9 參考源訊號量測圖…………………………………………...43
圖4.1-10 梳型諧波產生器電路圖…………………………………….43
圖4.1-11 相位檢測器電路圖………………………………………….44
圖4.1-12 Beat note訊號量測圖(a)…………………………………….45
圖4.1-13 Beat note訊號量測圖(b)…………………………………….46
圖4.1-14 迴路濾波器與掃頻電路圖………………………………….46
圖4.1-15 掃頻訊號量測圖…………………………………………….47
圖4.1-16 未加耦合器與緩衝放大器電路架構……………………….48
圖4.1-17 加入耦合器與緩衝放大器電路架構……………………….49
圖4.1-18 耦合器模擬電路圖………………………………………….49
圖4.1-19 耦合器模擬結果圖………………………………………….50
圖4.1-20 緩衝放大器電路架構與結果……………………………….50
圖4.2-1 鎖相迴路組裝電路佈局圖…………………………………...51
圖4.2-2 實際電路完成圖……………………………………………...52
圖4.2-3 振盪頻率調整示意圖………………………………………...53
圖4.3-1 未鎖定狀態訊號量測圖……………………………………...54
圖4.3-2 鎖定狀態下輸出端訊號……………………………………...55
圖4.3-3 鎖定狀態之6.525GHz訊號量測圖………………………….56
圖4.3-4 鎖定狀態之13.05GHz訊號量測圖………………………….56
參考文獻
[1] California Eastern Laboratories,AN1026,”1/f Noise Characteristics Influencing Phase Noise.”
[2] California Eastern Laboratories,AN1035,”Design Considerations for a Ku-Band DRO in Digital Communication Systems.”
[3] M. Regis, O. Llopis, B. Van Haaren, R. Plana, A. Gruhle, J. Rayssac and J. Graffeuil, “Ultra low phase noise C and X band bipolar transistors dielectric resonator oscillators,” IEEE International Frequency Control Symposium, pp.507 —511, Sept 1998.
[4] P. Colantonio, F. Giannini, G. Leuzzi and E. Limiti, “On the Optimum Design of Microwave Active Frequency Doublers,” IEEE MTT-S International, vol.3, pp.1423-1426, 1995.
[5] C. Rauscher, “High-Frequency Doubler Operation of GaAs Field-Effect Transistors,” IEEE Trans. Microwave Theory Tech., vol.MTT-31, pp.462-472, 1983.
[6] David M. Pozar, “Microwave Engineering, 2nd Edition, New York,” John Wiley & Sons, 1998.
[7] Guillermo Gonzalez, “Microwave Transistor Amplifier,” Prentice Hall, 1996.
[8] Stephen A. Maas, “Nonlinear Microwave Circuits,” IEEE Press 1997.
[9] William F. Egan, “Phase-Lock Basics,” John Wiley & Sons, 1998.
[10] Dan H. Wolaver, “Phase-Locked Loop Circuit Design,” Prentice Hall, 1991.
[11] Heinrich Meyr and Gerd Ascheid, “Synchronization in Digital Communications,” Chapter 2, John Wiley & Sons, 1990.
[12] 張厥盛, 萬心平, 鄭繼禹, “鎖相技術”, 儒林圖書公司, 1988.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 施常花(民77)。兒童讀物在教育性讀書治療的應用與實施。國教月刊,34(7.8),9-15。
2. 施常花(民77)。兒童讀物在教育性讀書治療的應用與實施。國教月刊,34(7.8),9-15。
3. 林惠雅(民82)。兒童性別角色與父母教養態度之調查研究。國立花蓮師範學院幼教系幼兒教育學報,2,77-98。
4. 林惠雅(民82)。兒童性別角色與父母教養態度之調查研究。國立花蓮師範學院幼教系幼兒教育學報,2,77-98。
5. 林美和(民86)。兩性教育問題及其改革策略。國立台灣師範大學社會教育學刊,26,1 -13。
6. 林美和(民86)。兩性教育問題及其改革策略。國立台灣師範大學社會教育學刊,26,1 -13。
7. 李美玲、楊亞潔、伊慶春(民89)。家務分工:就業現實還是平等理念。臺灣社會學刊,24,59-88。
8. 李美玲、楊亞潔、伊慶春(民89)。家務分工:就業現實還是平等理念。臺灣社會學刊,24,59-88。
9. 李美枝、鍾秋玉(民85)。性別與性別角色析論。本土心理學研究,6,260-299。
10. 李美枝、鍾秋玉(民85)。性別與性別角色析論。本土心理學研究,6,260-299。
11. 江麗莉(民77)。從兒童讀物看兩性角色的關係。新竹師院學報,2,1-17。
12. 江麗莉(民77)。從兒童讀物看兩性角色的關係。新竹師院學報,2,1-17。
13. 白博仁(民88)。國小學生的性別角色及其自我概念的關係之研究。國立屏東師範學院國民教育研究所碩士論文(未出版)。
14. 白博仁(民88)。國小學生的性別角色及其自我概念的關係之研究。國立屏東師範學院國民教育研究所碩士論文(未出版)。
15. 張玨、白慧娟、王舒芸(民87)。體檢國小教科書---小一道德與健康篇。教育研究集刊,41,17-51。
 
系統版面圖檔 系統版面圖檔