跳到主要內容

臺灣博碩士論文加值系統

(35.153.100.128) 您好!臺灣時間:2022/01/19 03:04
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:陳宥霖
研究生(外文):Chen, Yu-Lin
論文名稱:動態配置資源之新穎數位訊號處理原型平台
論文名稱(外文):A Novel DSP Prototyping Platform based on Dynamic Resource Allocation
指導教授:董蘭榮董蘭榮引用關係
指導教授(外文):Lan-Rong Dung
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電機與控制工程系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
論文頁數:81
中文關鍵詞:資料流處理器派翠網路動態排程數位訊號處理平台派翠網路模型
外文關鍵詞:Dataflow processorPetri NetDynamic schedulingDSP prototyping platformPetri Net Model
相關次數:
  • 被引用被引用:2
  • 點閱點閱:195
  • 評分評分:
  • 下載下載:25
  • 收藏至我的研究室書目清單書目收藏:1
隨著半導體製程科技的進步,更快速方便的晶片實現流程概念也隨著低成本、高效率的單晶片系統實現方式的日益流行而受人重視;而目前的數位訊號處理晶片實現方式,主要有硬體描述語言的積體電路設計流程以及指令控制流架構的數位訊號處理晶片兩種,而前者在實現上需要經由演算法的分析、架構的設計、電路行為的模擬與驗證、以至邏輯閘層面的電路設計與驗證等漫長的工作時間來完成設計,後者則是需要由演算法的分析、單一運算單元的工作排程、以至利用程式指令將排程的工作描述出來下載至晶片上作實現,使用者不但需要有良好的排程能力,也需要良好的程式能力來確保硬體工作時的效能;而針對以上兩種實現流程在設計時間上的冗長,在過去的研究中提出了一個以派翠網路作為模型架構的可重複規劃之資料流處理器來實現數位訊號處理演算法,但是此派翠網路模型在實現上有著無法表示資料相關判斷之動態排程以及多重頻率系統模型等缺點;本研究針對以上兩個問題做改良,提出了新的模型表示法以及在電路實現上的解決方案,同時並為此晶片設計了新的資料輸入輸出界面,使得晶片在可重複規劃上的功能更趨完整,並以此數位訊號處理晶片作為原型平台提供了新式數位訊號處理演算法硬體實現的快速設計流程。

The thesis proposes a novel design methodology for DSP applications. The methodology drives a rapid prototyping platform for high-level synthesis of DSP algorithms. Our goal is three-folded: to simplify the interaction between algorithm and implementation, to shorten design cycles, and to reduce the computation overhead. The thesis applies a modified Petri-Net modeling to the realization of dataflow computing and data-dependent processing. Given an algorithm representation of DSP applications, the proposed methodology generates Petri-Net models and extracts the configuration data. The prototyping platform, thereafter, loads the data to perform DSP algorithms. Using TSMC 0.35 mm CMOS technology, we implement a DSP platform that can perform not only conventional dataflow computing but also dynamic scheduling for conditional execution and multi-rate signal processing.

誌謝 ……………………………………………………… Ⅰ
中文摘要 ……………………………………………………… Ⅱ
英文摘要 ……………………………………………………… Ⅲ
目錄 ……………………………………………………… Ⅳ
表目錄 ……………………………………………………… Ⅵ
圖目錄 ……………………………………………………… Ⅵ
第一章 緒論 ………………………………………………… 1
1.1 研究動機 …………………………………………… 1
1.2 論文概要 …………………………………………… 3
第二章 研究背景 …………………………………………… 5
2.1 DSP硬體實現之設計方式 ………………………… 5
2.1.1 時序規劃 ( Retiming ) ……………… 6
2.1.2 管線化與平行……………………………11
2.1.3 DSP演算法的硬體實現方式…………… 13
2.2 DSP演算法在可重複規劃之動態排程資料流處理器上之實現方式……………………………………………………16
2.2.1 動態排程機制的模型化…………………… 17
2.2.2 演算法的實現流程………………………… 25
2.2.3 Marked Graph模型的缺點……………………28
第三章 新Petri Net 模型的建立 ………………………… 31
3.1 模型的建立規則 …………………………………… 31
3.1.1 條件判斷式之開關……………………………………32
3.1.2 條件判斷式之選擇……………………………………35
3.1.3 Multi-Rate Transition………………………………38
3.2 新Petri Net 模型的演算法實現方式 ………………38
3.2.1 Tag Table 的建立……………………………………39
3.2.2 Mode of Firing Rule……………………………………42
3.2.3 token的倍增……………………………………43
第四章 硬體實現架構 …………………………………45
4.1 舊平台之硬體設計缺點 ……………… 46
4.2 舊有平台之架構改良 ……………… 50
4.2.1 I/O Interface and Initialization…………………………50
4.2.2 Scheduler Architecture…………………………………52
4.2.3 Broker and BUS Design………………………………53
4.3 Conditional dataflow processor之硬體實現方式………56
4.3.1 MACC的設計………………………………………56
4.3.2 條件式在PN Table中的實現方法……………………60
4.3.3 OR-Merge Transition的實現…………………62
4.3.4 Multi-Rate Transition的實現…………………………63
4.4 實現結果 ……………………………………… 65
第五章 應用 ……………………………………………… 69
5.1 二階IIR濾波器之實現 ……………………………… 69
5.2 Limiter之實現 ……………………………………… 73
5.3 伺服馬達數位控制器之實現………………………… 75
第六章 結論 …………………………………………………… 78
參考文獻 ……………………………………………………………80

[1] Keshab K. Parhi. (1999) “VLSI Digital Signal Processing Systems Design and Implementation.” John Wiley & Sons, Inc. published.
[2] Vijay K. Madisetti. (1995) “VLSI Digital Signal Processors.” Butterworth-Heinemann published.
[3] James L. Peterson. (1981) “Petri Net Theory and the Modeling of Systems.” McGraw-Hill book company published.
[4] Lang-Rong Dung and Vijay K. Madisetti, “Conceptual prototyping of scalable embedded DSP systems,” IEEE Design Test Comput. Mag., vol.13, no. 3, pp. 54-65, Fall 1996
[5]李彥霖, “可規畫式系統晶片架構之研究 (Study on Reconfigurable System-On-Chip Architecture Based on Dataflow Computing),” (2001) 國立交通大學碩士論文
[6]蔡逸凡,”資料流處理器在數位訊號處理應用上記憶體節省方法之研究 (Study on Memory-saving Dataflow Processor for DSP Applications),” (2002) 國立交通大學碩士論文
[7] Arvind, Nikhil R.S. (1987) Executing a Program on the MIT Tagged-Token Dataflow Architecture. Lecture Notes in Computer Science 259: 1-29, Springer-Verlag, Berlin
[8] J.B. Dennis. (1980) Data Flow Supercomputers. Computer,13(11), November.
[9] Watson I., Gurd J.R. (1979) A Prototype Data Flow Computer with Token Labelling. In: Proceedings of the National Computer Conference, AFIPS Proceedings 48: 623-628.
[10] Kuang-Yao Cheng, Shiu-Yung Lin, and Ying-Yu Tzou, “On-line auto-tuning of a DSP-controlled BLDC servo drive,” (2001) Power Electronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annual , Volume: 3 , 2001, Page(s): 1683 -1688 vol. 3
[11] A.H.Taub (Editor), Collected Works of John von Neumann, Vol. 5, The Macmillan Company, New York, pp.34-79, 1963.
[12] Temma T., Iwashita M., Matsumoto K., Kurokawa H., Nukiyama T. (1985) Data Flow Processor Chip for Image Processing. IEEE Trans Electronic Devices 32: 1784-1791.
[13] Takahashi N., Yoshida M., Amamiya M. (1983) A Data Flow Processor Array System: Design and Analysis. In: Proceedings of the 10th Annual Symposium on Computer Architecture (June), Stockholm, 243-250.
[14] E. A. Lee and S. Ha, “Scheduling Strategies for Multiprocessor Real-Time DSP,” GLOBECOM, November 1989.
[15] Joseph Tobin Buck, “Scheduling Dynamic Dataflow Graphs with Bounded Memory using the Token Flow Model,” (1993) Graduate division of the University of California at Berkley
[16] Jack B. Dennis and Guang R. Gao.(1988) An Efficient Pipelined Dataflow Processor Architecture.IEEE.
[17] Lan-Rong Dung, Yen-Lin Lee, and Chun-Ming Wu. “A Reconfigurable Architecture for DSP System-on-Chip, ” Canadian Journal of Electridcal and Computer Engineering, pp.109-113, July/October, 2001. (NSC 89-2215-E-009-119)
[18] Lan-Rong Dung, Yen-Lin Lee, and Chun-Ming Wu, “A Reconfigurable Architecture for DSP System-on-Chip,” SCI2001, July, 2001. (NSC 89-2215-E-009-119)
[19] Lan-Rong Dung, Yen-Lin Lee, and Chun-Ming Wu, “A Reconfigurable Architecture for DSP SOC,” IWMATT2001, September, 2001. (NSC 89-2215-E-009-119)
[20] Yen-Lin Lee and Lan-Rong Dung, “The Configurable Scheduler for IP-based SOC Synthesis,” the 12th VLSI Design/CAD Symposium, August, 2001. (NSC 89-2215-E-009-119)
[21] Henry Chang, Larry Cooke, Merrill Hunt, Grant Martin, Andrew McNelly, and Lee Todd. (1999) “Surviving the SOC Revolution, A Guide to Platform-Based Design,” Kluwer Academic Publishers.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top