跳到主要內容

臺灣博碩士論文加值系統

(3.238.225.8) 您好!臺灣時間:2022/08/09 00:45
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:陳宏銘
研究生(外文):Alan Chen
論文名稱:低腳數記憶卡的系統實現
論文名稱(外文):The Implementation of the Low Pin Count Memory Card System
指導教授:徐清祥徐清祥引用關係
指導教授(外文):Ching-Hsiang Hsu
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2001
畢業學年度:90
語文別:中文
論文頁數:64
中文關鍵詞:低腳數記憶卡快閃記憶體萬用序列匯流排硬體語言設計電源管理頻率產生器
相關次數:
  • 被引用被引用:1
  • 點閱點閱:131
  • 評分評分:
  • 下載下載:23
  • 收藏至我的研究室書目清單書目收藏:0
低腳數記憶卡在日常生活隨處可見,具有高可攜性、小體積及低耗能等優點,一直為目前可攜式裝置廣泛採用的儲存媒體。本篇論文主要的目的,在於說明一個低腳數記憶卡系統如何利用硬體語言設計,以及設計後如何驗證。我們設計了一個與記憶卡幾可比擬的模型,與真正的記憶卡差別在真正的記憶卡需要一個微處理器處理一些工作,還要一個快閃記憶體控制器來控制快閃記憶體。在此我們將記憶卡的功能狀態圖作介紹,使讀者了解記憶卡需要下一連串的命令才能使記憶卡進行最重要的讀寫工作。 接著設計主端控制器,主要是作為CPU與記憶卡的緩衝以及一些暫存器的放置。在此我們將FIFO的運作做詳細的描述,以及如何設計介面匯流排。接著設計萬用序列匯流排元件控制器,如此一來CPU就可以將資料經由我們的讀卡電路送進快閃記憶卡,在此我們還說明萬用序列匯流排的傳輸協定。此外,在模組的最上端,設計一個頻率產生器,以增加電源管理的能力。最後我們利用模組化的方式,將主端控制器與元件控制器整合成單一晶片,接著撰寫測試檔,模擬CPU下達一連串的指令,以求利用時序圖驗證規格書所寫的觀念,並完成整個系統的功能設計與驗證。在本論文的內容之中,完整的描述了一個低腳數記憶卡系統如何利用硬體語言設計,以及設計後如何驗證,完成了整個晶片功能的設計。
摘要………………………………………………………………………………........a 誌謝……………………………………………………………………………..……..b
目錄……………………………………………………………………………………c
附圖目錄…………………………………………………………………..…………..e
附表目錄……………………………………………………………………..………..g
第一章 緒 論…………………………………………………………………………1
第二章 記憶卡模型設計 (Model)………………………………………….……......6
2.1 主要模組 (Main Module)…………………………………………...……...6
2.2 記憶體模組 (Memory Module)……………………………….….………...7
2.3 模擬模組 (Simulation Module)………………………….……….………...8
2.4卡的時態圖說明……………………………………………..……….……..8
2.4.1 卡的辨認模式(Crad Identification Mode)……………………………..8
2.4.2 資料傳輸模式(Data Transfer Mode)…………………………………...9
第三章 主端控制器設計 (Host Controller)………………………………………..20
3.1 應用端轉接單元 (Application Adapter)………………………………….20
3.2 記憶卡轉接單元 (Card Adapter)………………………………..………..20
3.2.1 命令單元 (CMD Unit)………………………………………………..23
3.2.2 資料單元 (DATA Unit)……………………………………………….23
3.2.3 暫存器與控制單元 (Register and Control Unit)……………………..24
3.3 資料緩衝區 (FIFO)……………………………………………...………..24
3.4 匯流排控制單元…………………………………………………….……..25
第四章 萬用序列匯流排元件控制器………………………………………………36
4.1 序列匯流排介面 (SIU)………………………..............................................36
4.1.1 序列介面引擎 (SIE)………………………………………………….36
4.1.2 序列匯流排管理器 (SBM)………………….……………….……….36
4.2 收發單元 (FIFOs)…………………………..…………………….……….37
4.3萬用序列匯流排操作方式……………………………………….………...38
4.3.1 中斷傳送……………………………………………………..………..38
4.3.2 控制傳送………………………………………………………………39
4.3.3 巨量傳送………………………………………………………………39
4.3.4 傳送模式………………………………………………………………40
4.3.5 接收模式………………………………………………………………40
4.4 暫時停止與重新開始…………………………………………………..….41
第五章 系統整合與測試檔…………………..……………………………………..46
5.1系統整合 (System Integration)…………………..…….…………………..46
5.2 測試檔 (Stimulus Files)……………………………….…………………..46
第六章 結論…………………………………………………………………………58
附錄一 ……………………………………………………………………………..59
附錄二………………………………………………………………………………. 62
參考文獻 …………………………………………………………………………..66
[1] SD Memory Card Specifications Part 1 PHYSICAL LAYER SPECIFICATION Version 1.0
[2] MultiMediaCard HB288064MM1 Specification Hitachi
[3] MultiMediaCard Adapter Specification and VHDL Reference Siemens AG
Semiconductors
[4] The MultiMediaCard System Specification Version 2.11 MMCA Technical Committee
[5] MultiMediaCard Product Manual SanDisk Corporation
[6] PCI MultiMediaCard Host Adapter Hardware Specifications SanDisk Corporation
[7] Universal Serial Bus Specification Revision 1.1
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top