低腳數記憶卡在日常生活隨處可見，具有高可攜性、小體積及低耗能等優點，一直為目前可攜式裝置廣泛採用的儲存媒體。本篇論文主要的目的，在於說明一個低腳數記憶卡系統如何利用硬體語言設計，以及設計後如何驗證。我們設計了一個與記憶卡幾可比擬的模型，與真正的記憶卡差別在真正的記憶卡需要一個微處理器處理一些工作，還要一個快閃記憶體控制器來控制快閃記憶體。在此我們將記憶卡的功能狀態圖作介紹，使讀者了解記憶卡需要下一連串的命令才能使記憶卡進行最重要的讀寫工作。 接著設計主端控制器，主要是作為CPU與記憶卡的緩衝以及一些暫存器的放置。在此我們將FIFO的運作做詳細的描述，以及如何設計介面匯流排。接著設計萬用序列匯流排元件控制器，如此一來CPU就可以將資料經由我們的讀卡電路送進快閃記憶卡，在此我們還說明萬用序列匯流排的傳輸協定。此外，在模組的最上端，設計一個頻率產生器，以增加電源管理的能力。最後我們利用模組化的方式，將主端控制器與元件控制器整合成單一晶片，接著撰寫測試檔，模擬CPU下達一連串的指令，以求利用時序圖驗證規格書所寫的觀念，並完成整個系統的功能設計與驗證。在本論文的內容之中，完整的描述了一個低腳數記憶卡系統如何利用硬體語言設計，以及設計後如何驗證，完成了整個晶片功能的設計。
|