跳到主要內容

臺灣博碩士論文加值系統

(44.210.132.31) 您好!臺灣時間:2022/08/19 20:13
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:杜隆杰
研究生(外文):Long - J Du
論文名稱:應用於電路特性評估之超薄氧化層元件可靠性模型
論文名稱(外文):Reliability Modeling of Ultra-thin Gate Oxide Device for Circuit Functionality Evaluation
指導教授:金雅琴
指導教授(外文):Ya-Chin King
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
中文關鍵詞:可靠性模型超薄氧化層元件
外文關鍵詞:reliabilitymodelingultra-thin gate oxide device
相關次數:
  • 被引用被引用:0
  • 點閱點閱:313
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
關於超薄氧化層的可靠性研究在半導體工業發展上已經行之有年,而在這些可靠性研究中,絕大部分是以單一元件的介電層崩潰現象和操作生命期為主。至今,對於單一元件操作中將遭遇之各種特性衰退現象,以及造成這些現象的數種物理機制,也已逐漸明瞭。但是,當元件應用於電路之中時,情況又是如何呢?本篇論文便是著眼於將元件可靠性的研究延伸至電路上,亦即,針對元件應用於電路操作時的可靠性分析。研究中,以建立電阻模型的方式來模擬元件導致整個電路特性衰退的情況,並對於所謂「電路的可靠性」加以預測,以期能作為在不同的電路應用之中,制訂電路操作設計的規範。
整個半導體產業在數十年來就如同摩爾定律(Moore’s Law)的預測一般,快速的向前邁進。各種半導體元件的體積不斷的縮小、速度不斷的加快,超大型積體電路的效能及應用領域亦隨之蓬勃發展,而在這劃時代產業之中,關於元件可靠性(Reliability)的研究領域,一直扮演著極為重要的角色。
元件可靠性研究的目標是希望透過各種實驗的方式,更加瞭解種種存在於元件操作之中的物理機制;除了可依照不同實驗條件下元件特性的表現作為元件性能的標準之外,更希望能經由透過可靠性的研究,不啻是對於半導體製程上的改善,乃至於整個半導體工業的向前進步提供更具前瞻性看法。譬如說,就整個元件結構中極重要的氧化層而言,透過可靠性的研究,不僅可以獲得製程或是材料上改良的資訊,更可以進一步透過研究預測,明瞭種種元件在不斷縮小後,氧化層所將面對的挑戰甚至是極限的問題,以作為將來整個元件世代演進的指標。
在研究元件可靠性的作法中,絕大部分是針對單一元件的操作生命期及特性衰退方面著手,各種可靠性實驗的方法,包括:等電流加壓操作(CCS)、等電壓加壓操作(CVS)及熱載子加壓操作(Hot-Carrier-Stress, HCS)等,皆是希望藉由對單一元件外加特定電壓條件的作法,使元件操作於堆積區(Accumulation)、反轉區(Inversion)和飽和區(Saturation)的狀態,以元件的特性表現,如:氧化層崩潰時間、導通電流降低程度、漏電流大小等來界定元件品質的優劣,亦即「可靠性」的高低。在這一系列的研究過程中,也進一步發現了存在元件操作內的各種物理機制,如:通道熱載子效應、捕獲及反捕獲現象、直接穿穿隧電流、富勒-諾罕穿隧電流及加壓操作所引發的漏電流等。除了操作機制外,我們更可藉由觀察某些元件特性上的衰退,配合生命期預測模型,以制訂每個世代元件合理操作電壓的基準。以上的方法雖以由來已久,但是,當眾多元件組成電路時,依此方法所得之「符合單一元件可靠性」的操作電壓顯然不足以代表不同電路應用中元件的實際情況,這可能造成不合理的操作電壓限制。
本論文將根基於以往的元件可靠性研究方法,將可靠性的研究延伸至電路之上,即探討所謂「電路的可靠性」的問題。一直以來,在電路模擬上,電性隨操作時間而衰退改變的現象並非是半導體元件模型的一部份。本研究中,希望藉由可靠性實驗所萃取的數值,以附加隨操作時間而改變的電阻的方式,建立足以代表元件衰退情形的電路模型。而這樣的方式亦可幫助我們將來僅需透過模擬的方式,便可瞭解不同應用需求的電路中,單一元件特性衰退對於整個電路的影響。此外,本研究也將討論從電路可靠性層面出發與從單一元件層面出發所制訂的合理操作條件上之差異。
本篇論文的第二章將簡述元件中與可靠性問題相關的機制及衰退的現象,另外,也將對於本實驗所涉及的可靠性實驗方法加以說明包括直流電壓加壓操作、交流電壓加壓操作等。相關實驗元件、實驗設置簡介及萃取公式推導置於第三章。第四章將為本論文核心部分,包含實驗結果分析、電阻模型建立、電路特性模擬確認以及可靠性定義討論;最後,第五章就將本研究所獲致的結果作一總結性的說明。

The reliability of ultra-thin gate oxide has been researched for many years since the development of the VLSI technology into the sub-micron regime. Most of the studies following the conventional analysis of thicker gate oxide layer focus on the dielectric breakdown and the lifetime of a “single” device. Gradually, not only various degradation in device characteristics are observed but the physical mechanisms leading to these results are also well understood. However, the practical situation of the device when it is used in circuit configurations and the impacts of these degrading characteristics on circuits need to be studied or modeled. This thesis focuses on extending the reliability research from a device level onto a circuit level, i.e. the reliability of the device operating in circuits. This work will establish resistance models to simulate the degradation of the circuit performance resulting from devices’, and predict the reliability of the circuit, moreover, to provide different sets of the “Design Rule” for different applications.

目錄
摘要……………………………………………………………………………i
英文摘要………………………………………………………………………ii
誌謝…………………………………………………………………………iii
目錄……………………………………………………………………………iv
附圖目錄………………………………………………………………………v
附表目錄……………………………………………………………………vii
第一章 緒論…………………………………………………………………1
第二章 元件可靠性研究之發展與回顧……………………………………3
2.1 元件特性衰退現象…………………………………………………3
2.1.1 介電層崩潰…………………………………………………3
1 邊緣穿透電流…………………………………………………4
2 氧化層崩潰現象……………………………………………………………4
2.1.2 導通電流變化………………………………………………5
2.2 元件可靠性量測方法……………………………………………5
2.2.1 等電壓加壓操作法…………………………………………5
2.2.2 交流電壓加壓操作法……………………………………6
2.3 元件可靠性研究之延伸……………………………………………7
2.3.1 傳統元件可靠性定義………………………………………7
2.3.2 電路可靠性………………………………………………8
第三章 實驗規劃與設置…………………………………………………15
3.1 實驗內容與流程規劃……………………………………………15
3.2 量測元件…………………………………………………………15
3.3 量測平台設定……………………………16
3.4 建立元件衰退模型及萃取方式…………………………………16
第四章 量測結果分析與討論……………………………………………21
4.1 量測結果分析……………………………………………………21
4.2 建立模擬電路模型………………………………………………22
4.2.1 RSS模型的建立……………………………………………22
4.2.2 RGD模型的建立……………………………………………………… 24
4.3 電路模擬驗證……………………………………………………………27
4.4電路特性衰退模型與傳統元件可靠性作法之比較………………27
4.5 誤差來源及模型改進方法………………………………………………28
第五章 結論………………………………………………………………54
參考文獻………………………………………………………………………57

參考文獻
[1] Klaus F. Schuegraf, Donggun Park, and Chenming Hu, “Reliability of Thin SiO2 at Direct-Tunneling Voltages”, International Electron Device Meeting, 1994
[2] K. N. Yang, H. T. Huang, M. J. Chen, “Edge Hole Direct Tunneling in Off-state Ultrathin gate Oxide p-Channel MOSFETs”, International Electron Device Meeting, 2000
[3] Chang-Hoon Choi, Ki-Young Nam, Zhiping Yu, Robert W. Dutton, “Impact of Gate direct Tunneling Current on Circuit Performance: A Simulation Study”, IEEE Trans Electron Dev, vol 48, NO. 12, December 2001
[4] B. E. Weir, P. J. Silverman, D. Monroe, K. S. Krisch, M. A. Alam, G. B. Alers, T. W. Sorsch, G. L. Timp, F. Baumann, “Ultra-Thin Gate Dielectrics: They Break Down, But Do They Fail?”, International Electron Device Meeting, 1997
[5] R. Degrave, G. Groeseneken, R. Bellens, M. Depas, and H. E. Maes, “A consistent model for the thickness dependence of intrinsic breakdown in ultra-thin oxides”, International Electron Device Meeting, p863, 1995
[6] I. H. Chin, S. E. Holland and C. Hu, ”Electrical Breakdown in Thin Gate and Tunneling Oxides”, IEEE Trans Electron Dev, ED-32, NO. 2, pp.413, 1985
[7] A. Berman, “Time-Zero Dielectric Reliability Test by a Ramp Method”, International Reliability Physics Symposium, pp.204, 1981
[8] Chenming Hu and Qiang Lu, “A Unified Gate Oxide Reliability Model”, International Reliability Physics Symposium, pp.47, 1999
[9] Bin Wang, John S. Suehle. Eric M. Vogel, and Joseph B. Bernstein, “Time-Dependent Breakdown of Ultra-Thin SiO2 Gate Dielectrics Under Pulsed Biased Stress”, IEEE Electron Device Lett, vol. 22, NO. 5, May 2001
[10] B. Kaczer, R. Degraeve, G. Groeseneken, M. Rasras, S. Kubicek, E. Vandamme, and G. Badenss, “Impact of MOSFET oxide breakdown on digital circuit operation and reliability”, International Electron Device Meeting, 2000
[11] T. Nigam, R. Degraeve, G. Groeseneken, M. M. Heyns and H. E. Maes, “Constant Current Charge-to-breakdown: still a valid tool to study the reliability of MOS structure?”, International Reliability Physics Symposium, 1998
[12] John S. Suehle and Prasad Chaparala, “Low Electric Field Breakdown of Thin SiO2 Films Under static and Dynamic Stress”, IEEE Trans. Electron Dev., vol. 44, NO. 5, May 1997
[13] Hideki Satake and Akira Toriumi, “Dielectric Breakdown Mechanism of Thin-SiO2 Studied by the Post-Breakdown Resistance Statistics”, IEEE Trans. Electron Dev., vol. 47, NO. 4, April 1997

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊