跳到主要內容

臺灣博碩士論文加值系統

(44.200.175.255) 您好!臺灣時間:2022/08/11 13:56
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:蔡元傑
研究生(外文):Yuan-Chieh Tsai
論文名稱:基於不等路徑分析細密的混合階層功率估計
論文名稱(外文):Fine-Grain Mixed-Level Power Estimation Based On Disparity Path Analysis
指導教授:黃錫瑜黃錫瑜引用關係
指導教授(外文):Shi-Yu Huang
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:英文
論文頁數:33
中文關鍵詞:功率估計
外文關鍵詞:power estimation
相關次數:
  • 被引用被引用:0
  • 點閱點閱:220
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
隨著半導體製程的進步,積體電路的規模也隨著不斷成長,伴隨而來的是越來越大的功率消耗。過大的功率消耗,往往會導致電路過熱,造成軟體上的錯誤甚至是永久性的損壞。因次,能夠在晶片製造前, 必須有一個正確並且快速的功率估計,就變得十分重要。
過去的功率估計方式,往往只能在速度與準確性中,取一個折衷的方案。在這篇論文中,我們提供一個多種特徵值的混合式功率估算法,這種方法結合了邏輯階層與電晶體機階層的模擬,並且同時擁有邏輯階層模擬的快速性與電晶體階層模擬的準確性。這個多個特徵值的混合式功率估算法主要分成兩個階段:(1)功率模型建立階段,(2)以外差法估計功率階段。在功率模型建立階段之前,我們首先會利用在這篇論中所提出的電路分割方法,也就是基於不等路徑的電路分割,將待測電路分成數個部分。功率估計階段會建立多個特徵值來表示每個部分的功率模型。在以外差法估計功率階段中,我們將功能性的輸入性號以邏輯階層模擬,算出每個節點上的邏輯的變化。然後我們以之前建立的功率模型乘上每個部份中邏輯變化數的總和,得到整個電路核心的功率消耗。
實驗結果顯示,以這種功率估算的方法,可以比將電路以單一特徵值來建立功率模型的方法,得到更準確的估率估計。在我們的測試電路FIR濾波器與非對稱加解密核心電路中,分別有約1%與1.2%的誤差改進。

In this paper, we propose a fine-grain approach for enhancing the accuracy of the mixed-level power estimation. It was shown previously that there often exists a statistical correlation between the steady-state transition power and the hazardous power (including the glitching power and short-circuit power) in a CMOS logic circuit. The accuracy of mixed-level power estimation strongly relies on accurate modeling of this correlation. Based on this observation, we propose to partition the logic gates into groups based on so-called disparity path analysis. Then, one correlation factor is calculated to characterize the power dissipation behavior of each group. Experimental results show that such a fine-grain technique can further reduce the estimation error to less than 1% as compared to the results of PowerMill under normal functional patterns.

摘要
致謝
目錄
第一章 序論
第二章 功率的分類與混合式功率估計法
第三章 細緻的功率模型
第四章 系統蓋觀與實驗結果
第五章 結論
英文附錄

[1] F. Najm, S. Goel, and I. Hajj, “Power estimation in sequential circuits,”in Proc. Design Automation Conf., 1995, pp. 635—640.
[2] T.-L. Chou and K. Roy, “Statistical estimation of sequential circuit activity,”in Proc. Int. Conf. Computer-Aided Design, 1995, pp. 34—37.
[3] A. A. Ismaeel and M. A. Breuer, "The Probability of Error Detection in Sequential Circuits Using Random Test Vectors," J. Electron. Testing, vol. 1, pp. 245-256, Jan. 1991.
[4] G. D. Hachtel, E. Macii, A. Pardo, and F. Somenzi, "Probabilistic Analysis of Large Finite State Machines," in Proc. Design Automation Conf., June 1994, pp. 270-275.
[5] J. Monteiro and S. Devadas, "A Methodology for Efficient Estimation of Switching Activity in Sequential Logic Circuits," in Proc. Design Automation Conf., June 6-10, 1994, pp. 12-17.
[6] C.-Y. Tsui, M. Pedram, and A. M. Despain, "Exact and Approximate Methods for Calculating Signal and Transition Probabilities in FSMs," in Proc. Design Automation Conf., June 6-10, 1994, pp. 18-23.
[7] S.-Y. Huang, K.-T. Cheng, K.-C. Chen, and T.-C. Lee, "A Novel Methodology for Transistor-level Power Simulation", Int'l Symposium on Lower Power Electronic Design, Aug. 1996, pp. 67-72.
[8] C.-C. Lu and S.-Y. Huang, "Improving The Accuracy of Mixed-Level Power Estimation for CMOS Logic Circuits With Power Management", Proc. of 12th VLSI/CAD Symposium, Taiwan, Aug. 2001.
[9] Y.-C. Lin, C.-P. Su, C.-W. Wang, and C.-W. Wu, “A Word-based RSA Public-key Crypto-procesoor Core”, in Proc. 12th VLSI Design/CAD Symp., Hsinchu, Aug. 2001.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top