跳到主要內容

臺灣博碩士論文加值系統

(44.200.171.74) 您好!臺灣時間:2022/08/12 19:58
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:蔡世傑
研究生(外文):Shih-Chieh Tsai
論文名稱:針對一個內嵌式處理器之功能性測試方法
論文名稱(外文):A Functional Test Methodology for an Embedded Processor
指導教授:張慶元張慶元引用關係
指導教授(外文):Tsin-Yuan Chang
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
中文關鍵詞:測試處理器內嵌
外文關鍵詞:testprocessorembedded
相關次數:
  • 被引用被引用:0
  • 點閱點閱:110
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在這篇論文當中,我們提出一個對於處理器(Processor)有效率的測試方法,從處理器的規格(Specification)及設計階段中,萃取出每一個管線級(Pipeline Stage)可能的輸入限制(Input Constraint),這些限制描述了處理器在執行指令的過程中可能的輸入情況。將這些輸入限制配合自動測試樣本產生器(Automatic Test Pattern Generator)產生出每一管線級的測試樣本(Test Pattern)。由於我們將輸入限制在處理器運作時可能的輸入範圍內,所以自動測試樣本產生器所需要考慮的錯誤(Fault)範圍縮小,所需的測試樣本產生時間也可以相對縮短。同時,因為這些測試樣本在產生之前已經加入了處理器功能性的限制,我們可以將其轉換成為處理器的指令(Instruction)。在測試時,從處理器的外部直接下達轉換得到的指令,便可以將電路中的錯誤活化(Activate)。為了驗證我們的方法,我們建構了一個以ARM (The Acorn RISC Machine) 指令級為基礎的處理器,做為我們的測試樣本。
因為測試所造成之處理器的影響方面,由於我們是針對處理器的特性來設定每一管線級的可能之輸入組合,並不是採取常見的掃瞄鏈(Scan Chain)的方式,所以可以將測試所造成的速度降低(Speed Degradation)及面積花費(Area Overhead)完全消除,對於速度要求嚴格的處理器來說,這個方法可以有效維持原有的速度表現。同時我們可以看到,這種方法可以讓原本自動測試樣本產生器無法產生測試樣本的錯誤,藉由此種方法,將不會造成影響的錯誤忽略,將錯誤涵蓋率(Fault Coverage)提高。在我們設計的處理器中,其錯誤涵蓋率可達到100%。

A functional test methodology for processor is introduced in this thesis. A processor core based on ARM instruction set is applied as the target processor. When we have functional constraints on individual stage and with proper design rules and partition of processor core, we can use a combinational ATPG tool to generate test patterns for each stage of the processor core. Then the processor can be tested by test instructions. This thesis focuses on single stuck-at functional faults of processor cores. Input constraints of each stage are applied to the ATPG to restrict the input space to functional one. As the constraints increase, more efficient test patterns can be obtained. This method also reduces the test pattern generation time. On the other hand, because this does not change the processor core structure, the proposed methodology has zero speed and area overhead, which is an important feature for timing and area critical designs.

摘要……………………………………………………………………i
誌謝……………………………………………………………………ii
目錄……………………………………………………………………iii
第一章 簡介………………………………………………………iv
第二章 先期的研究………………………………………………v
第三章 提出的功能性測試方法…………………………………vi
第四章 實驗結果…………………………………………………vii
第五章 結論與未來展望…………………………………………viii
英文附錄………………………………………………………………ix

[1]. Steve Furber, “ARM System Architecture”, Addison-Wesley Longman 1996, pp.37-156.
[2]. David A. Patterson & John L Hennessy, “Computer Architecture A Quantitative Approach”, Morgan Kaufmann Publishers, Inc. Second Edition 1996.
[3]. David A. Patterson & John L. Hennessy, “Computer Organization & Design: The Hardware/Software Interface”, Morgan Kaufmann Publishers, Inc. Second Edition 1996.
[4]. ARM Limited, ARM datasheets, Doc No: ARM DDI 0020C, http://www.arm.com/
[5]. H. K. Lee and D. S. Ha, "On the Generation of Test Patterns for Combinational Circuits," Technical Report No. 12_93, Dep't of Electrical Eng., Virginia Polytechnic Institute and State University.
[6]. Michael L. Bushnell, Vishwani D. Agrawal, “ESSENTIALS OF ELECTRONIC TESTING FOR DIGITAL, MEMORY AND MIXED-SIGNAL VLSI CIRCUITS,” Kluwer Academic Publishers 2000.
[7]. Michael L. Bushnell, Vishwani D. Agrawal, “ESSENTIALS OF ELECTRONIC TESTING FOR DIGITAL, MEMORY AND MIXED-SIGNAL VLSI CIRCUITS,” Kluwer Academic Publishers 2000, pp.70.
[8]. Clay Samuel Gloster, Jr, “Dynamic Scan Testing: A New Paradigm,” http://www.cbl.ncsu.edu/publications/1993-Thesis-PhD-Gloster/1993-Thesis-PhD-Gloster-1.ps
[9]. Michael L. Bushnell, Vishwani D. Agrawal, “ESSENTIALS OF ELECTRONIC TESTING FOR DIGITAL, MEMORY AND MIXED-SIGNAL VLSI CIRCUITS,” Kluwer Academic Publishers 2000, pp.466.
[10]. M. Abramovici, M. A. Breuer, and A. D. Friedman, “Digital Systems Testing and Testable Design,” Piscataway, New Jersey: IEEE Press, 1994. Revised printing.
[11]. B. R. Wilkes, “A Short Introduction to Numerical Analysis,” London, UK: Cambridge University Press, 1996.
[12]. Raghuram S. Tupuri, Jacob A. Abraham, “A Novel Functional Test Generation Method for Processors using Commercial ATPG,” International Test Conference 97’, pp 743-752.
[13]. H. Fujiwara and T. Shimono, “On the Acceleration of Test Generation Algorithms,” in Proc. Of the International Fault-Tolerant Computing Symp., June 1983, pp. 98-105.
[14]. Adrian Carbine and Derek Feleham, “Pentium Pro Processor Design for Test and Debug,” IEEE Design & Test of Computers, Volume: 15 Issue: 3 , July-Sept. 1998 Page(s): 77 -82.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 田秀蘭(民85)。我國高中學生職業興趣結構之比較研究。中華輔導學報,4,69-93。
2. 吳秀碧(民73)。少年撫育院學生職業成熟與職業準備狀況之研究。台灣教育學院輔導學報,7,195-213。
3. 吳芝儀(民88)。從建構論觀點看犯行青少年之生涯發展與選擇,學生輔導,61,66-75。
4. 李大偉(民75)。生計教育在就業輔導上的實施。輔導月刊,22(4),10-16。
5. 李錫津(民82)。台北市高職學生職業成熟態度相關因素之研究。教育研究資訊,1(1),118-130。
6. 林蔚芳(民79)。青少年生涯發展問題的輔導。諮商與輔導,53,33-36。
7. 邱志賢(民86)。高中生涯輔導的實施。諮商與輔導,133,7-9。
8. 金樹人(民81)。我國高中學生職業興趣結構分析。中國測驗學會測驗年刊,39,155-173。
9. 袁志晃(民83)。父母影響中學生職業價值觀念和生涯發展之探討。國立彰化師範大學輔導學報,17,1-31。
10. 程蘊嘉(民81)。生涯規劃:發展論與實務應用。諮商與輔導,76,24-28。
11. 康自立(民81)。職業發展理論的探討,職業教育學院學報,1,1-31。
12. 張振成(民86)。生涯規劃與生涯發展。諮商與輔導,144,24-26。
13. 張添洲(民86)。青少年生涯發展探討,輔導通訊,49,24-26。
14. 莊慧秋(民89)。青春的心,苦澀?張老師月刊,268,91。
15. 孫仲山(民83)。以發展的觀點詮釋職業的概念:舒伯的生涯發展理論評述。技術及職業教育,20,25-29。