臺灣博碩士論文加值系統

記憶體存取速度在製作高速網路交換機時是一個重要的問題，但今日隨著網路頻寬的需求量大增，記憶體存取的速度似乎無法符合高速交換機的需求，因此，具有平行讀取跟寫入能力的輸入佇列式交換機逐漸受到重視，在許多近年來相關的研究中，也針對此型交換機提出許多架構。負載平衡之布可夫－范紐曼交換機（Load Balanced Birkhoff-von Neumann Switches）即為輸入佇列式交換機之一種，可以在不需內部加速而達到100％使用率。此交換機包括了兩個階層（stages），參見圖1.2，第一個階層負責流量平衡，第二個階層負責封包交換。第二階層即為布可夫－范紐曼交換機，只是改為週期（periodic）循環方式設定輸入-輸出埠的連接，週期大小同等於交換機的埠數N。如此，每組輸入-輸出埠會在每N個時槽中得到一次的連接設定，也就是每個輸入-輸出埠在一個時槽內的所得到的時間分配為1/N個時槽，這就表示只要第二階層的輸入流量（traffic）為均勻分佈（uniform）（由第一個階層的流量平衡功能來產生），則就可以達到100％的使用率。在本篇論文中，將使用可程式化邏輯閘陣列晶片（FPGA）實做一4x4負載平衡之布可夫－范紐曼交換機，首先，我們先簡介此交換機的理論架構，而來詳述軟硬體實作的架構流程，及實作的方式，最後，對整體系統進行測試及相關問題討論。

摘 要 …………………………………………………………… i
致 謝 …………………………………………………………… ii
目 錄 …………………………………………………………… iii
第一章 簡介 …………………………………………………… 1
第二章 架構及流程 …………………………………………… 4
第三章 交換機系統之實作 …………………………………… 12
第四章 系統測試及問題討論 ………………………………… 21
第五章 總結 …………………………………………………… 30
附 錄 …………………………………………………………… 33

[1] C.S. Chang, W.J. Chen and H.Y. Huang, “On service guarantees for input buffered crossbar switches: a capacity decomposition approach by Birkhoff and von Neumann,” IEEE IWQoS’99, pp. 79-86, London, U.K., 1999(U.S. patent pending).
[2] C.S. Chang, W.J. Chen and H.Y. Huang, “Birkhoff-von Neumann input buffered crossbar switches,” IEEE INFOCOM2000, pp. 1614-1623, Tel Aviv, Israel, 2000.[3] C.S. Chang, D.S. Lee and Y.S. Jou, “Load balanced Birkhoff-von Neumann switches, part I: one-stage buffering” to appear in the special issue of Computer Communications on “Current Issues in Terabit Switching,” 2001.
[4] Microsoft NT/2000 (using NT Technology),
http://www.microsoft.com/ntserver
http://www.microsoft.com/windows2000
[5] MSDN http://msdn.microsoft.com/default.asp
[6] Borland C++ Builder, Borland Corporation,
http://www.borland.com/bcppbuilder/
[7] 李國輝，“IPv6交換式路由器之設計與實作”，清華大學碩士論文，民國八十九年七月。
[8] Visual Studio, Microsoft Corporation,
http://msdn.microsoft.com/vstudio/
[9] Cadence Design Systems PCB Orcad eda(electronic design automation) software tools, http://www.orcad.com/
[10] Altera Corporation, http://www.altera.com/
[11] Altera EPC2, Altera Corporation,
http://www.altera.com/literature/lit-config.html
[12] 黃能富，“IPv6網址查詢晶片與服務品質保障排程晶片之研製(Ⅰ)(Ⅱ)”，電信國家型計劃，1999-2001。
[13] N.F. Huang, W.E. Chen, “Design and Implementation of Switch-based IPv6 Router (SIR)”, Journal of Internet Technology (JIT)，Volume 2. No1, January 2001.
[14] 陳俊銘，“以CAM為基礎之IPv6封包分類器之研製”，清華大學碩士論文，民國九十年七月。
[15] Altera PCI_a Bus Master/Target Megacore Function,
http://www.altera.com/literature/ds/pcia.pdf
[16] Altera MAX+plus®　　Ⅱ development software,
http://www.altera.com/products/software/maxplus2/mp2-index.html
[17] IEEE Computer Society, “IEEE Standard Hardware Description Language Base on the Verilog Hardware Description Language”, IEEE Standard 1364-1995, 14 October 1996.
[18] Altera EPF10K100GC503-3, Altera Corporation,
http://www.altera.com/literature/literature/lit-f10.html