跳到主要內容

臺灣博碩士論文加值系統

(18.208.126.232) 您好!臺灣時間:2022/08/12 01:56
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:徐志豪
研究生(外文):Chih-Hao Hsu
論文名稱:基於心室脈動網路之設計實現空間-時間最小均方誤差線性等化器
論文名稱(外文):Design and Implementation of Systolic Networks for Space-Time MMSE Linear Equalizer
指導教授:陳俊才陳俊才引用關係
指導教授(外文):Jiunn-Tsair Chen
學位類別:碩士
校院名稱:國立清華大學
系所名稱:通訊工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2002
畢業學年度:90
語文別:中文
論文頁數:85
中文關鍵詞:空間-時間訊號處理等化器心室脈動陣列最小均方誤差天線陣列高斯-塞德反矩陣無線通訊
外文關鍵詞:space-time processingequalizersystolic arraymmseantenna arrayGauss-Seidelinverse matrixwireless communication
相關次數:
  • 被引用被引用:1
  • 點閱點閱:134
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在無線通訊系統中,資料在無線通道上傳輸,傳送的訊號會因使用者的移動、週遭環境的變動、多重路徑(multipath)、到達方向(DoA)、同通道干擾(CCI)與符號間干擾(ISI),使得傳送訊號經過無線通道後所接收到的訊號有嚴重的失真,難以鑑別出原傳送訊號,在行動用戶與日俱增的情形下,無論是用戶容量、涵蓋面積及同通道干擾(CCI)均大受影響。有個方法可以改善這些問題,若在傳送端及接收端使用多根天線(multiple antenna),亦即利用天線陣列的優點,配合等化器的設計,利用空間-時間訊號處理,不僅維持在時間(Time)維度的特性,且引入空間(Space)維度提高多樣性(diversity)、天線增益(antenna gain)來降低CCI,可以非常有效的消除因無線頻道造成訊號的失真。此外還可以增進網路容量, 涵蓋面積及品質,本論文不僅討論空間-時間等化器(space-time equalizer)與時間-唯一(Time-only)等化器性能的分析、比較與模擬,並且利用超大型積體電路設計實現出空間-時間 最小均方誤差線性等化器(Space-Time MMSE Linear Equalizer)。等化器最重要的運算就是在於計算反矩陣,而本論文的等化器設計是以心室脈動網路(Systolic Network)為核心架構,利用高斯-塞德(Gauss-Seidel)遞迴法實現反矩陣運算。在本論文中會詳述實現等化器通訊晶片時所須要的流程與設計方法,以及用於數位訊號處理之電路設計,以完成超大型積體電路數位訊號處理系統之設計與實現。

致謝…………………………………………………………………I
摘要…………………………………………………………………II
目錄…………………………………………………………………III
第一章 簡介………………………………………………………1
第二章 無線通訊之空間-時間(Space-Time)信號處理…………3
2.1空間-時間(Space-Time)無線通道特性描述…………………………3
2.2時間-唯一(Time-only)訊號處理……………………………………9
2.3空間-唯一(Space-only)訊號理……………………………………11
2.4空間-時間 訊號處理簡介………………………………………13
第三章 空間-時間 等化器………………………………………15
3.1 空間-時間 等化器………………………………..…………….15
3.1.1空間-時間 適應性等化器………………………………….15
3.1.2 空間-時間 最小均方誤差等化器……………………………17
3.1.3 空間-時間 最大相似性序列預估等化器……………………19
3.2 空間-時間 等化器性能模擬結果………………..………………21
3.2.1 時間-唯一 等化器模擬結果………………..……………….21
3.2.2 空間-時間 等化器模擬結果………………..…….…………22
3.3 空間-時間 等化器之討論………………..…….……………..…25
第四章 超大型積體電路數位訊號處理系統設計與實現………27
4.1 超大型積體電路設計技術概要………………..…….…………..27
4.1.1 設計方法與技術概要……………………..…….…………..27
4.1.2 設計方法種類……………………..…….………………….29
4.2 特殊用途積體電路(ASIC) ……………………..……………….30
4.2.1 閘陣列(Gate Array) ……………………………………….30
4.2.2 標準單元(Standard Cell) ………………………...………….31
4.2.3 基於標準單元閘陣列(Cell Based Array) ………….………….31
4.2.4 全定製(Full Customize) ………………………...……….….32
4.3 心室脈動陣列(systolic array)架構設計………………………...…32
4.3.1 Systolic Array之概念……………………………...……...…33
4.3.2 Systolic Array之種類……………………………...……...…36
4.3.3 Systolic Array在訊號處理之應用…………………………….40
第五章 空間-時間 最小均方誤差(ST-MMSE)等化器IC設計.44
5.1 設計規格……………………………………………………….44
5.2等化器核心電路─反矩陣運算硬體設計………………………….45
5.2.1 以疊代方法解聯立方程組…………………………….…45
5.2.2 用於實現反矩陣運算之systolic array processing element………49
5.2.3 設計Systolic Network實現Gauss-Seidel法解聯立方程組…….49
5.2.4 利用Systolic Network求反矩陣……………………………..53
5.3軟體模擬……………………………………………....………..54
5.4 等化器基本電路設計………………………………....…….…..55
5.4.1 乘法器電路……………………………………....…….…..56
5.4.2 除法器電路……………………………………....…….…..58
5.4.3 Systolic array processing element電路……………....…….…..59
5.4.4數位時間延遲線(Tap-Delay Line) …………….…....…….…..60
第六章 電路合成結果與討論………….….….....…………….....63
6.1 等化器合成(Synthesis)之Gate-Level電路…………….…....…….63
6.2 等化器晶片設計流程與討論……….……………………………70
6.3錯誤訊息整理…………….…....…….………………………….71
參考書目………………………..…………………………………..74
[1] A.J.Paulraj,C.B.Papadias, ”Space-Time Processing for Wireless
Communications,” IEEE Signal Processing Magazine,Vol 14 6,pp.49-83,
Nov.1997
[2] P.Van Rooyen, M.Lotter, D.Van Wyk, Space-Time Processing for CDMA
Mobile Communications. Kluwer Academic Publishers, 2000
[3] T.Boros, G.G.Raleigh, M.A.Pollack, “Adaptive Space-Time Equalization
for Rapidly Fading Communication Channels,” GLOBECOM ‘96, Vol: 2,
pp.984-989, 1996.
[4] S.Ratnavel, A.J.Paulraj, A.G.Constantinides, “MMSE Space-Time
Equalization for GSM Cellular System,” Vehicular Technology Conference,
1996. Mobile Technology for the Human Race., IEEE 46th , Vol: 1 ,
pp.331 —335,1996
[5] H.V.Poor, G.W.Wornell, Wireless Communication-Signal Processing
Perspectives, Prentice-Hall PTR, 1998
[6] G.G.Raleigh, A.Paulraj, “Time Varying Vector Chennal Estimation For
Adaptive Spatial Equalization”, Global Telecommunications Conference,
1995. GLOBECOM '95., IEEE , Vol: 1 pp. 218 -224, 1995
[7] F.Z Hadjam, A.Rahmoun, M..Benmohammed, “On Designing a Systolic
Network for the Resolution of Linear Systems Using the “Gauss-Seidel”
Method”, ACS/IEEE International Conference on. , pp.283-286, 2001
[8] A.G.Wassal,M.A.Hasan, “Design of a high performance pipelined
transversal filter for fading channels equalization”, IEEE Canadian
Conference on. Vol.1, pp.236-235, 1998
[9] Peter M.Clarkson, Optimal and Adaptive Signal Processing, CRC Press,
Inc., 1993
[10] Michael D. Ciletti, Modeling, Synthesis, and Rapid Prototyping with
theVerilog HDL, Prentice Hall, 1999
[11] K.K.Parhi, VLSI Digital Signal Processing Systems Design and
Implementation, John Wiley & Sons, INC., 1999
[12] Sedgewick, Robert, Algorithm, Addison-Wesley, 1983
[13] 朱偉誠, “無線通道擬真器暨適應性LMS等化器之IC設計”, 國立清華大學碩士論文, 2001
[14] 白中和 編譯, VLSI之數位信號處理, 全華科技, 1998
[15] 呂金河 編著, 線性代數, 華泰書局, 1994

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊