本論文提出一以可程式數位訊號處理器實現用於高速無線網路中的媒體存取控制模組(medium access controller, MAC)之架構及設計分析。論文中以現有之2.4GHz ISM 頻段無線網路規範為參考，以TI TMX320C6211 可程式數位訊號處理晶片為主要控制元件，配合現有之商用無線網路晶片組，研製高速無線區域網路之媒體存取控制模組，使其適用於最高速度為11Mbps 之無線網路。
　　本MAC模組執行分散式協調功能所需之高速控制及運算，使用TI TMX320C6211高速低成本可程式數位訊號處理器來達成，並使用DSP/BIOS提供即時的量測除錯及執行緒管理功能，降低系統開發時的出錯率，簡化系統軟體更新時的複雜度。這使本系統有足夠運算能力及有效的開發除錯方法來達到高速無線資料傳輸的要求並有將本系統提升為軟體無線電基頻處理器的空間，可適應複雜多變的通訊規格。
　　本論文並整合以Intersil無線網路晶片組模組化製作之射頻前端及基頻模組進行設計，以電腦為資料來源端，以印表機為目的端進行資料傳輸之驗證，結果展現本論文之MAC模組設計可應用於實際系統中。

In this thesis, we propose the design and implementation of MAC module with programmable DSP for a high-speed wireless LAN (WLAN). Our system operates in the 2.4 GHz ISM band and we employ DSP chip TMX320C6211 as the central controller to implement the MAC module which is based on IEEE 802.11b WLAN standard. Integrating MAC module with the baseband and RF front-end modules implemented with Intersil chips, a maximum speed of 11Mbps can be achieved.
The high-speed and low cost properties of the programmable DSP chip TMX320C6211can meet the requirement of a high-speed control and processing demanded in the MAC module. This DSP development system also provides the embedded kernel, DSP/BIOS, which has good real-time instrumentation and thread management. The firmware design complexity can be reduced significantly and therefore, fewer mistakes will be made during in the design stage. This results in speeding up the development process. This kind of DSP development system is suitable for the updating design of our systems that is due to their specification changed frequently in the near future.
For the completeness and the purpose of verification, we integrate the MAC, baseband, and RF front-end modules as a high-speed transmission system. This system is then applied to a wireless printer. Results show that our design can work properly in this wireless printer application.

摘要 v
ABSTRACT　　　　　　　　　　　　　　 vi
致謝　　　　　　　　　　　　　　　　 vii
目次　　　　　　　　　　　　　　　　　 viii
表目錄　　　　　　　　　　　　　　　 xi
圖目錄　　　　　　　　　　　　　　　 xii
第一章 簡介　　　　　　　　　　　　　　 1
　1.1 研究動機　　　　　　　　　　　　 1
　1.2 研究目的　　　　　　　　　　　　 1
　1.3 研究方法與內容　　　　　　　　　　 2
第二章 IEEE 802.11b無線區域網路規範概述 3
　2.1 無線區域網路架構　　　　　　　　　 3
　2.2 分層式架構　　　　　　　　　　　 4
　2.2.1 實體層　　　　　　　　　　　　　 5
　2.2.2媒體存取控制層　　　　　　　　 5
　2.2.2.1 媒體存取控制協定　　　　　　 5
　2.2.2.2媒體存取控制訊框格式　　　　　　 9
第三章 軟硬體發展環境　　　　　　　　　 13
　3.1 TMX320C6211 數位訊號處理器與DSK 13
　　3.1.1 TMX320C6211可程式數位訊號處理器 13
　　　3.1.1.1 中央處理器(CPU)　　　　　 14
　　　3.1.1.2 內部記憶體結構　　　　　 15
　　　3.1.1.3 外部記憶體介面　　　　　 16
　　　3.1.1.4 增強型直接記憶體存取控制器 17
　　　3.1.1.5 多通道緩衝式串列通訊埠(McBSP) 17
　　　3.1.1.6 主電腦介面(HPI)　　　　　　 18
　　　3.1.1.7 計時器　　　　　　　　　　 18
　　3.1.2 TMX320C6211 DSP Starter Kit(DSK) 19
　　　3.1.2.1 DSK架構　　　　　　　　　 19
　　　3.1.2.2 DSK使用上的限制　　　　　 20
　3.2 韌體發展環境　　　　　　　　　　 21
　　3.2.1 DSP/BIOS-- Real-Time Embedded Kernel 21
　　3.2.2 韌體發展程序　　　　　　　　 22
第四章 基頻模組及介面電路設計與實現　　　 24
　4.1 基頻處理模組　　　　　　　　　　　 24
　4.2 射頻前端模組　　　　　　　　　　 26
　4.3 媒體存取控制模組　　　　　　　　 27
　　4.3.1 媒體存取控制模組概觀與系統運作應用 27
　　4.3.2 與DSP間之介面規劃 　　　　　 　　　　28
　　4.3.3 EMIF匯流排介面　　　　　　　　 29
　　4.3.4 基頻模組控制介面　　　　　　 29
　　4.3.5 前端模組控制介面　　　　　　　 31
　　4.3.6 資料輸入介面　　　　　　　　　 31
　　4.3.7 資料輸出介面　　　　　　　　　 34
　　4.3.8 基頻資料傳收介面　　　　　　　 35
第五章 韌體設計與實現　　　　　　　　　 38
　5.1 記憶體位址配置　　　　　　　　　 38
　5.2 系統初始化　　　　　　　　　　　 39
　5.3 Transceiving Thread　　　　　　　　　 41
　　5.3.1 Receiving 程式區段　　　　　　 44
　　5.3.2 Transmitting 程式區段 　　 　　　　　　 44
第六章 模擬與實測結果　　　　　　　　 46
　6.1 媒體存取控制模組模擬與實測　　　 46
　　6.1.1 基頻處理模組控制介面　　　　 46
　　6.1.2 基頻模組資料傳收介面　　　　 48
　　6.1.3資料輸入介面　　　　　　　　 50
　　6.1.4 資料輸出介面　　　　　　　　 51
　6.2 系統整合測試　　　　　　　　　　 51
　　6.2.1 RSSI Level　　　　　　　　　　 51
　　6.2.2 SIFS Time　　　　　　　　　　　 52
　　6.2.3 Frame Error Rate　　　　　　　　 53
　　6.2.4 資料傳輸測試　　　　　　　　 54
第七章 結論　　　　　　　　　　　　　　 55
參考文獻　　　　　　　　　　　　　　　 56
附錄A 基頻處理模組電路圖 　　　　　　　　　58
附錄B 媒體存取控制模組電路圖 　　　　 59
附錄C 媒體存取控制與基頻處理模組實體照片 61
附錄D 射頻前端模組實體照片　　　　　　 62
附錄E ESG-D I/Q輸入介面電路　　　　　　 　　　63

1."ANSI/IEEE Std 802.11", Institute of Electrical and Electronics Engineers, Inc., First edition, 1999.
2."IEEE Std 802.11b-1999", Institute of Electrical and Electronics Engineers, Inc., 20 January 2000.
3."IEEE Std 802.11a-1999", Institute of Electrical and Electronics Engineers, Inc., 30 December 1999.
4."無線區域網路關鍵技術發展", 新電子雜誌, 2002年1月號。
5.梁國賢, "無線區域網路卡之研究及製作", 碩士論文,國立雲林科技大學,民國八十七年六月。
6.劉嘉展, "高速無線資料傳收機之系統分析與實現", 碩士論文, 南台科技大學,民國九十一年八月。
7.葉筱楓, "直序展頻無線區域網路卡韌體設計與實作", 碩士論文, 國立臺灣大學, 民國八十七年六月。
8.楊宇平, "無線區域網路媒體存取層模組設計", 碩士論文, 國立臺灣大學, 民國八十五年六月。
9.謝國欽, "無線區域網路擷取點之設計", 碩士論文, 國立雲林科技大學,民國八十七年六月。
10.王逸如, 陳信宏, "數位信號處理的新利器TMS320C6X", 全華科技圖書, 民國八十九年二月。
11.張致恩, "無線區域網路技術研討會講義", 台北：民國九十年三月。
12."C6000 One-Day Workshop Student Guide", Dallas: Texas Instruments Incorporated, November 1999.
13.Dave Bell, "TMS320 Cross-Platform Daughtercard Specification", Revision 1.0, Texas Instruments Application Report: SPRA711, November 2000.
14.Simar, R., Jr., "DSP architectures, algorithms, and code-generation: fission or fusion?," IEEE International Conference on Innovative Systems in Silicon, 1997. Proceedings, Page(s): 220 -228, Second Annual, 1997.
15."TMS320C6000 Peripherals Reference Guide," Texas Instruments, April 1999.
16."TMS320C6000 CPU and Instruction Set Reference Guide," Texas Instruments, January 2000.
17."TMS320C6000 DSP/BIOS User''s Guide," Texas Instruments, March 2000.
18."TMS320C6000 DSP/BIOS Application Programming Interface (API) Reference Guide," Texas Instruments, March 2000.