跳到主要內容

臺灣博碩士論文加值系統

(44.220.44.148) 您好!臺灣時間:2024/06/18 14:14
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:戴翊祐
研究生(外文):I-Yu Tai
論文名稱:動態隨機存取記憶體中串音之分析
論文名稱(外文):Crosstalk Analysis in DRAM Circuits
指導教授:李肇嚴
指導教授(外文):Jau-Yien Lee
學位類別:碩士
校院名稱:長庚大學
系所名稱:半導體科技研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2003
畢業學年度:91
語文別:中文
論文頁數:55
中文關鍵詞:串音奈米動態隨機存取記憶體
外文關鍵詞:crosstalknanometerDRAM
相關次數:
  • 被引用被引用:0
  • 點閱點閱:230
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
奈米(nanometer)時代來臨,電子產品將朝向更輕薄短小,功能更多元,價格更要低廉,等等概念,超大型積體電路(VLSI)將以面積更少,工作頻率更高,低消耗功率,高效能等作為設計的概念。因此,晶片愈是小,內接線路(interconnection wires)更將交錯複雜。各內接線愈來愈細,間距愈來愈小,電路的耦合效應(coupling effects)愈是明顯,串音(crosstalk)現象將造成電路訊號的干擾,使電路邏輯產生錯誤。故設計時,如何減少晶片中串音的問題,將是重要的研究課題。
動態隨機記憶體(DRAM)被發明30多年以來電路的密度幾乎每三年就以近乎四倍的趨勢增加。能夠發展出如此高密度,使得DRAM的成本比其他型態記憶體便宜許多。技術的進步,不僅電路密度提高,功率消耗減少,存取時間更快,也因此,DRAM比其他記憶體,使用層面更為廣泛。
本文依據2001年ITRS roadmap所預測的積體電路發展趨勢模擬DRAM電路結構中,字組線(wordline)與位元線(bitline)的串音現象。並使用TMA公司的Raphael電磁分析軟體,描述出電路的3-D結構,並萃取出電路參數,模擬出DRAM電路中的串音的現象。

The density of dynamic random access memories (DRAM’s) has quadrupled every three years since their advent about 30 years ago. Developing this higher density has made them cheaper than other types of memories. Low power dissipation and fast access time have been obtained even with an increase in chip size for every generation.
In this paper we present the results of a simulation study for the effects of crosstalk among DRAM wordlines and bitlines with regard to the future technology nodes predicted by 2001 ITRS roadmap. And we used an electromagnetic analysis software “RAPHAEL” produced by TMA. Co, to describe the 3-D architecture of DRAM circuit in the text for extracting the R, L, C parameters in the DRAM circuit.

目錄
指導教授推薦書…………………………………………………………
口試委員會審定書………………………………………………………
授權書………………………………………………………………….iii
簽署人須知…………………………………………………………….iv
中文摘要……………………………………………………………….v
英文摘要………………………………………………………………vii
誌謝……………………………………………………………………ix
第一章 研究背景與章節概要………………………………1
第二章 動態隨機記憶體(DRAM)中的參數萃取………3
2.1 DRAM簡述………………………………………………………3
2.2 以RAPHAEL萃取電路R、L、C參數………………………7
第三章 傳輸線的耦合分析………………………………....13
3.1 單層傳輸線電路模型…………………………………………...13
3.2 交錯(crossing)傳輸線電路模型…………………………………16
3.2.1交錯區段………………………………………………………17
3.2.2輸入區段與負載區段…………………………………………19
3.3網狀交錯傳輸線電路模型……………………………………….20
3.4 ABCD矩陣運算………………………………………………….24
3.4.1雙埠網路……………………………………………………..24
3.4.2 傳輸線模型的建立………………………………………….25
3.4.3 多線傳輸線轉化為單線傳輸線…………………………….28
3.4.4 非均性多線傳輸線轉化為單線傳輸線…………………….31
第四章 DRAM電路中的串音模擬…………………………34
4.1 位元線與位元線間的串音模擬………………………………...34
4.2 字組線與字組線間的串音模擬………………………………...41
4.3 字組線與位元線間的串音模擬………………………………...44
4.4 使用Lee’s matrix train對DRAM做串音模……………………47
第五章 結論與未來計劃……………………………………51
參考文獻……………………..…………………………………….……53

參考文獻
[1] The International Technology Roadmap for Semiconductors 2001 (2001 ITRS Roadmap), semiconductor Industry Association (SIA), 2001, http://public.itrs.net
[2] J.S. Yuan ; J.J. Liou ; “Array noise analysis for high-density dynamic RAM design” Circuits and Systems, 1990., Proceedings of the 33rd Midwest Symposium on , 12-14 Aug 1990
[3] Itoh . K. ; “Trends in megabit DRAM circuit design” VLSI Technology , Systems and Applications, 1989. Proceedings of Technical Papers . 1989 International Symposium on May 1989
[4] Redeker . M ; Cockburn . B. F. ; Elliott. D.G. ;“An Investigation into Crosstalk Noise in DRAM Structures”Memory Technology , Design and Testing , 2002. Proceedings of the 2002 IEEE International Workshop on , 2002 .
[5] C. Werner et al. , “Crosstalk Noise in Future Digital CMOS Circuits” Proc. DATE 2001.
[6] Jau-Yien Lee, Fang-Chi Lee, “Systematic Analysis of Multiple Coupled Interconnect in Hihe Speed ICs ” 2002 Cross-strait Tri-regional Radio Science amd wireless Technology Conference, Oct. 2002. Shanghai, China.
[7] Brent Keeth ; R. Jacob Baker “DRAM Circuit Design” Proc. DATE 2001 , 2001 IEEE PRESS
[8] Ashok K. Goel “High-Speed VLSI Interconnections : Modeling , Analysis , and Simulation ” Wiley 1994
[9] J. S. Yuan and J. J. Liou “Parasitic Capacitance Effects of the multilevel interconnects in DRAM Circuits” IEEE 1990 VMIC Conference
[10] Jau-Yien Lee , Chia-Chi Chu , Hien-Chang Wang “Matrix Trains for Rational S-polynomials of Nonuniform RLCG Transmission Lines” Cross strait 2000 conf.on wirelesscomm..pp,290-293, 2000 Hefei China.
[11] Walter G. and Guy M. “Forward Crosstalk Compensation on Bus Lines” IEEE 1990 VMIC Conference
[12] Alan Jennings, J.J. Mckeown “MATRIX COMPUTATION” Carl D. Meyer
[13] “Matrix Analysis and Applied Linear Algebra” Carl D. Meyer

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top