臺灣博碩士論文加值系統

在電子產業之快速發展中，為了因應產品短小、輕薄、高密度I/O等發展的要求，半導體封裝技術朝面陣列封裝的趨勢來發展。近年來，有別於一般傳統封裝(wire bonding)之覆晶（flip chip）因具備低成本、迷你化、重量輕和高性能等眾多優點，而於現今封裝技術中，有舉足輕重的角色；然而由於晶片與基板的熱膨脹係數差異頗大，在組裝過程中，易因熱循環產生熱應力集中，造成元件的破壞；為了減少熱應力的產生，在晶片與基板中充填封裝材料，以減少晶片與基板之熱膨脹係數差異。但是由於利用然毛細作用力做為充填驅動力，充填時間相當長，且充填過程易產生缺陷，因此，如何縮短製程時間及充改善充填品質來提高生產效能是覆晶封裝技術發展的主要關鍵。本文希望針對毛細作用填膠的過程，研究不同的錫球間距與排列方式對毛細作用的影響，以充分了解填膠時毛細作用的特徵與流場間的關係，並嘗試以不同幾何設計來改變填膠過程的速度。經實驗發現，不同的間距配合適當的排列方式可得到理想的流動模式，搭配幾何形狀的改變可進一步縮短流動時間。
關鍵字：覆晶、底部封膠、毛細作用、錫球間距

The demands of electronic packages toward lower profile, lighter weight, and higher density of I/O leads to rapid expansion in the field of area array package. Based on this concept, development of flip chip technology attracts more attention than the traditional package such as wire bonding. However, due to the mismatch of the coefficient of thermal expansion between the chip and substrate, the solder joints will experience fatigue failure during temperature cycling and lead to electrical failure. This problem can be significantly reduced by filling the gaps between chip and substrate with encapsulant. The underfilling process is driven by capillary force and this slow process of underfilling limits the productivity. Therefore, it is essential to increasing the filling speed in the underfilling process and avoids the defects. In this study, the effects of the solder bump pitch and chip geometry on the underfilling flow were investigated. It was found that the geometric shape of the chip might affect the filling speed of the underfilling process. In filling of fine pitch solder bumps, the capillary effect is anisotropic, which leads to the non-uniform filling pattern observed in experiments.
Key word：flip-chip、underfill encapsulant、capillary、bumping pitch

授權書
中文摘要
英文摘要
誌謝
目錄Ι
表目錄Ⅳ
圖目錄Ⅴ
第一章、緒論
1-1 簡介1
1-2 研究動機與目的2
1-3 文獻回顧4
1-4 論文架構5
第二章、底部封膠之基礎簡介
2-1 底部封膠簡介6
2-1-1 底部封膠之功能與製程7
2-1-2 底部封膠製程之探討9
2-2 實驗設備10
2-2-1 分厘卡11
2-2-2 雷射測距儀11
2-2-3 除氣設備12
2-2-4 研磨拋光機12
2-2-5 光學倍率鏡13
2-2-6 CCD彩色攝影機13
2-2-7 光源產生器13
2-2-8 光阻塗佈儀14
2-2-9 曝光機14
2-2-10 表面粗度儀14
第三章、邊界與流動時間之研究
3-1實驗參數之決定15
3-2實驗規劃與設計16
3-3實驗步驟17
第四章、錫球分佈與膠材性質之研究
4-1 實驗規劃與設計19
4-2 實驗材料之製程20
4-2-1 錫球製作20
4-2-2 高度確認22
4-2-3 基板製作22
4-2-4 接合23
4-3實驗Ⅱ-123
4-4 實驗Ⅱ-224
第五章、流動觀察與實驗結果25
5-1探討實驗Ι之結果25
5-2探討實驗Ⅱ之結果26
第六章、結論與建議31
參考文獻33
自述
著作權聲明
表目錄
表2-1 附著角度與形狀因素35
表3-1 流動時間數據36
表4-1 錫球數目與邊界長度37
表4-2 錫球之製程參數38
表4-3 基板之製程參數39
表4-4 流動時間數據40
表4-5 流動時間(中央點膠)40
圖目錄
圖 1-1 覆晶示意圖41
圖 1-2 覆晶結構圖41
圖 1-3 覆晶式構裝42
圖 1-4 覆晶式組裝42
圖 1-5 覆晶封裝之流程43
圖 1-6 毛細現象法填膠44
圖 1-7 填膠示意圖44
圖 2-1 底部充填作用機構45
圖 2-2 液狀底部充填所使用的點膠機45
圖 2-3 附著角度示意圖46
圖 2-4 晶片邊緣膠量示意圖46
圖 2-5 分厘卡47
圖 2-6 雷射測距儀47
圖 2-7 除氣設備48
圖 2-8 研磨拋光機49
圖 2-9 光學倍率鏡49
圖 2-10 光源產生器50
圖 2-11光阻塗佈儀50
圖 2-12 曝光機51
圖 2-13 表面粗度儀51
圖 3-1 邊界型態示意圖52
圖 3-2 基座設計圖53
圖 3-3 間隙高度量測54
圖 3-4 基座(含PCB板)54
圖 3-5 配置進口點55
圖 3-6 時間計算終點線55
圖 4-1 間距示意圖56
圖 4-2 錫球成品57
圖 4-3 高度確認57
圖 4-4 接合測試58
圖 4-5 配置與點膠58
圖 5-1 底膠流動過程59
圖 5-2 進膠口端流量示意60
圖 5-3 轉角繞膠示意61
圖 5-4 膠材之輪廓剖面62
圖 5-5底膠於不同邊界之前導63
圖 5-6 不同邊界之流場64
圖 5-7 水於不同間距之流場65
圖 5-8 膠材與界面間之接觸角66
圖 5-9 由中央點膠不同間距之流場67
圖 5-10 由角落點膠不同間距之流場68
圖 5-11 中央點膠之流動作用力表示69
圖 5-12 250μm中央點膠局部放大之流動69
圖 5-13 角落點膠之局部流動示意70
圖 5-14 250μm角落點膠局部放大之流動70

[1] B. Wun and J. Lau, “Characterization and Evaluation of the Underfill Encapsulants for Flip Chip Assembly,” Circuit World, vol. 21, no. 4, pp. 14—17, July 1995.
[2] J. Kloeser and W. Scheel, “Low-cost flip-chip bonding on FR-4 boards,” Circuit World, vol. 22, no. 1, pp. 18—21, Oct. 1995.
[3] A. Rai, “COB(chip on board) technology: Flip chip bonding onto ceramic substrates and PWB (printed wiring boards),” in Proc. 1990 Int. Symp. Microelectron. , pp. 474—481, 1990.
[4] D. Suryanarayana, R. Hsiao, T. P. Gall, and J. J. McCreary, “Enhancement of flip-chip fatigue life by encapsulation,” IEEE Trans. Comp.,Hybrids, Manufacturing Technology, vol. 14, pp. 218—223, 1991.
[5] R. Darveaux, I. Turlik, Lih-Tyng Hwang and A. Reisman,“Thermal Stress Analysis of a Multichip Package Design”, IEEE Transactions on Components, Hybrids, and Manufacturing Technology, vol. 12, no. 4, pp. 663-672, 1989.
[6] J. H. Lau and D. W. Rice,” Thermal Fatigue Life Prediction of Flip Chip Solder Joints by Fracture Mechanics Method”, Advances In Electronic Packaging ASME, pp. 385-392, 1992.
[7] J. H. Lau, “Flip Chip Technologies”, McGraw-Hill Companies, Inc., 1995.
[8] Bruce M. Romenesko, “Ball Grid Array and Flip Chip Technologies: Their Histories and Prospects”, The International Journal of Microcircuits and Electronic Packaging, vol. 19, no. 1, pp. 64-74, 1996.
[9] J. H. Lau, “Solder Joint Reliability of BGA, CSP, Flip Chip, and Fine Pitch SMT Assemblies”, McGraw-Hill Companies, Inc., 1997.
[10] Gektin, V., Bar-Cohen ,A. and Ames ,J. “Coffin-Manson Fatigue Model of Underfilled Flip-Chips” , IEEE Transactions on Components , Packaging ,and Manufacturing Technology , Part A. vol. 2, no. 3,pp. 317-325 , September 1997.
[11] L. Nguyen, C. Quentin, P. Fine, B. Cobb, S. Bayyuk, H. Yang, and S. A. Bidstrup-Allen,“Underfill of Flip Chip on Laminates: Simulation and Validation”, IEEE Transactions on Components and Packaging Technology, vol. 22, no. 2, pp. 168-176, June 1999.
[12] 李宗銘, “液狀半導體封裝材料技術與發展趨勢”, 工業材料151期, 1999年7月.
[13] 楊省樞, “覆晶新組裝技術”, 工業材料163期, 2000年7月.
[14] D. Suryanarayana, T.Y. Wu, and J.A. Varcoe,”Encapsulants used in Flip-Chip Package”, Pro. 43rd ECTC, 1993.
[15] Alan Lewis, Alec J. Babiarz, “Automatic Dispensing Process for Under Filling Flip Chip on Board”, Web site http://www.asymtek.com.
[16] P. Fine, B. Cobb, L. Nguyen, “Flip Chip Underfill Flow Characteristics and Prediction”, IEEE Transactions on Components and Packaging Technology, vol. 23, no. 3, pp. 420-427, September 2000.
[17] W. B. Young and W. L. Yang, “The Effect of Solder Bump Pitch on the Underfill Flow”, IEEE Transactions on Advanced Packaging, vol. 25, no. 4, pp. 537-542, November 2002.
[18] 楊省樞, “覆晶填膠技術”, 工業材料179期, 2001年11月.