(3.227.235.183) 您好!臺灣時間:2021/04/14 19:43
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:郭鴻毅
研究生(外文):Hon-yi Kuo
論文名稱:射頻IC電感之設計與模擬
論文名稱(外文):Design and simulation of RF IC inductor
指導教授:王水進
指導教授(外文):Shui-jinn Wang
學位類別:碩士
校院名稱:國立成功大學
系所名稱:微電子工程研究所碩博士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2003
畢業學年度:91
語文別:中文
論文頁數:43
中文關鍵詞:射頻晶片電感模擬
外文關鍵詞:inductorIC
相關次數:
  • 被引用被引用:0
  • 點閱點閱:201
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
射頻IC電感之設計與模擬
郭鴻毅 * 王水進 **
國立成功大學微電子工程研究所
摘 要
在高頻類比積體電路設計中,晶片式電感元件大都是以GaAs或是BiCMOS的製程為主,其主要原因乃是因為這兩種製程所使用之基板(substrate)具有低摻雜濃度(亦即高阻值)的特徵,可使元件的整體表現較接近本質元件(intrinsic devices)的特性,減少了許多的寄生效應(parasitic-effects),提供較高的截止頻率(cut-off frequency),然而其製程成本與難度目前矽半導體VLSI製程之數倍。目前矽半導體VLSI-CMOS製程所使用之基板係以高掺雜、低阻值者居多,此種基板可在電路操作在低頻時,防止CMOS電路栓鎖的發生。但是操作在高頻時,低阻質的基板卻很容易損耗電路的功率而無法達到高品質因素(quality factor)的要求,此對以矽半導體為基礎、整合射頻被動元件與射頻積體電路而言,乃是一難解的問題。
本篇論文係針對應用多晶矽遮蔽技術於繞線式晶片電感(solenoid IC inductor)的設計與模擬進行探討。藉由傳統螺旋式電感的基本理論模型延伸到繞線式電感進行設計,找出各項設計重參數找出最佳化的設計,接著探討多晶矽基礎理論應用於繞現式電感之可行性,進行模擬並找出對應的設計守則。
作者* 指導教授**
Design and Simulation of RFIC Inductor
Hon-yi Kuo * Shui-Jinn Wang **
Institute of Microelectronics &
Department of Electrical Engineering
National Cheng Kung University
Tainan, Taiwan, R.O.C.
Thesis for Master of Science,
June. 2003
Abstract
This paper presents an on-chip solenoid inductor with novel patterned poly-shielding. The whole process could be realized in standard silicon technology without additional processing steps. This lead to a higher inductance and better quality factor with smaller chip area. Simulation results show this novel design increase the quality factor up to 30% and reduce the loss due to the substrate. We will realized this design with TSMC 035 process in the further future and make the measurement to fix the model.
Author* Advisor**
目錄
中文摘要
英文摘要
圖目錄
第一章簡介1
第二章射頻電感之種類3
2.1主動式電感3
2.2 打線式電感3
第三章繞線式射頻IC電感設計目標與考量6
3.1 設計目標-高L值與高Q值6
3.2 設計考量-寄生效應8
3.3 繞線式射頻IC電感之最佳化設計13
3.4 結果與討論28
第四章多晶矽遮蔽的設計33
4.1 理論背景33
4.2 多晶矽遮蔽的設計考量37

第五章模擬與量測結果38
5.1 模擬理論與方法38
5.2 模擬結果與分析討論41
第六章結論43
參考文獻
參考文獻
1.C.P.Yue, “On-chip Spiral Inductor with Patterned Ground Shields for Si-based RF IC’s”, pp743-752, 1998
2.程汝明, “RFIC Inductor with poly-shielding”, 元智大學九十年度畢業論文
3.Jan Cranckx, “Physical Modeling of Spiral Inductor in Silicon”, pp560-568, 2000
4.Lopez V. et al., “Effect of a Ground Shield of a Silicon on-chip Spiral Inductor”, 1997
5.TSMC 035 process design rule, 2000
6.H. M. Green House, “Design of planar rectangular microelectronic inductor”, IEEE Trans. Parts, Hybrid, Pack., vol. PHP-10, pp. 101-109, 1974
7.J. A. Tegopoulos and E. E. Kriezia, Eddy Current in Linear Conducting Media, N. Y: ELSEVIER
8.HP Advanced Design System User Manual
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔