(3.238.250.105) 您好!臺灣時間:2021/04/18 19:46
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳佩嵐
研究生(外文):PEL-LAN CHEN
論文名稱:晶圓缺陷數與缺陷群聚之管制流程
論文名稱(外文):Procedure of Monitoring Wafer Defects and Defect Clustering on in Integrated Circuits Manufacturing Process
指導教授:堂麗英
學位類別:碩士
校院名稱:國立交通大學
系所名稱:工業工程與管理系
學門:工程學門
學類:工業工程學類
論文種類:學術論文
論文出版年:2003
畢業學年度:91
語文別:中文
論文頁數:39
中文關鍵詞:管制圖缺陷缺陷群聚群聚指標積體電路
外文關鍵詞:control chartsdefectdefect clusteringcluster indexIntegrate circuits
相關次數:
  • 被引用被引用:0
  • 點閱點閱:159
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
  傳統之缺陷數管制圖(c-chart)是積體電路公司最常用來監控晶圓(wafer)表面因微塵、刮傷等所造成之缺陷點數的製程管制工具,但近年來由於晶圓面積不斷增大,其製程越來越複雜,使得晶圓表面之缺陷點出現群聚(clustering)的現象,因而導致以卜瓦松(Poisson)分配為基礎之傳統缺陷數管制圖出現過多之假警報。針對此缺陷點群聚問題,許多中外文獻雖然提出了各種修正缺陷數管制圖,然而這些方法各有不周延之處。此外,由於缺陷數過多或缺陷群聚過於嚴重均會影響晶圓品質,但是中外文獻並未針對缺陷數群聚嚴重程度特別討論。因此,本研究針對晶圓上之缺陷數與缺陷群聚現象分別提出數個管制圖。本研究首先利用階層式群聚分析(hierarchical clustering analysis)法,排除了缺陷點群聚現象與缺陷數所產生的交互作用,建立一套有效的缺陷數管制圖以取代傳統之缺陷數管制圖。然後再利用缺陷群聚指標(clustering index)另發展一個管制缺陷群聚之管制圖。利用本研究之流程圖,可以使工程人員很快的偵測出製程失控的原因是缺陷數過多或是缺陷群聚過於嚴重。本研究最後分別以新竹科學園區某積體電路公司之實例及八吋晶圓模擬案例,證明了本研究流程較傳統之缺陷數管制圖及其他修正缺陷數管制圖簡易且效率更佳。

  Integrated circuits manufacturing companies usually use the c-chart to control the wafer defects. The clustering of defects on a wafer becomes evident when the wafer size increases. The clustering phenomenon causes the Possion based c-chart invalid. Many modified c-charts have been developed to reduce the false alarms caused by defect clustering. However, there are still some drawbacks in employing the modified c-charts. This study proposed a statistical process control procedure for monitoring wafer defects and defect clustering simultaneously. The method employs hierarchical clustering analysis to remove the interaction of defect clustering and defect counts and obtain the modified defect counts to construct the c-chart. In addition to the c-chart for the modified defect counts, this study uses a cluster index, which does not require any assumption on the distribution of defects, to establish a procedure for monitoring defect clustering. Finally, a real-world case and a simulated case are presented to verify the effectiveness of the proposed procedure.

第一章 緒論............................................ 1
1.1  研究動機與目的..................................1
1.2  研究方法.......................................3
1.3  研究範圍與假設..................................3
1.4  研究架構.......................................3
第二章 文獻探討.........................................4
2.1  缺陷數管制圖之介紹..............................4
2.1.1    傳統積體電路製程缺陷數管制圖之探討..............4
2.1.2    修正的缺陷數管制圖............................5
2.2 缺陷群聚指標之介紹..............................9
2.2.1 群聚指標Alpah................................9
2.2.2 群聚指標CI..................................10
2.2.3 群聚指標CI-R................................12
2.3 階層式群聚分析之介紹...........................13
2.4 離群值分析之介紹 ...............................15
第三章 缺陷數與缺陷群聚之管制流程.......................16
第四章 實例與模擬驗證..................................21
4.1 缺陷數與缺陷群聚之管制流程建構..................21
4.2 與傳統之缺陷數管制圖比較........................28
4.3 與ALBIN與FRIEDMAN之修正缺陷數管制圖比較.........30
4.4 與楊月美提出之管制圖比較........................31
4.5 與吳炤華提出之管制圖比較........................32
4.6 模擬驗證之實驗設計與結果分析....................34
4.6.1 模擬驗證實驗.................................34
4.6.2 模擬實驗之結果分析...........................35
第五章 結論...........................................37
參考文獻................................................38

[1] Albin, S. L. and Friedman, D. J., ”The Impact of Clustered Defect Distributions in IC Fabrication, ”Management Science, Vol.35, No. 9, pp. 1066-0781, 1989.
[2] Albin, S. L. and Friedman, D. J., ”Clustered Defects In IC Fabrication:Impact on Process Control Charts, ”IEEE Transactions on Semiconductor Manufacturing, Vol. 4, No.1, Febrary, pp. 36-42, 1991.
[3] Cunningham, J. A., ”The Use and Evaluation of Yield Models in Integrated Circuit Manufacturing, ”IEEE Trans. on Semiconductor Manufacturing, Vol. 3, No. 2, pp. 60-71, 1990.
[4] Hoaglin, D. C., Iglewicz, B. and Tukey, J.W., ”Performance of Some Resistant Rules for Outliers Labeling, ”Journal of the American Statistical Association, Vol.81, pp.991-999, 1986.
[5] Jun, C. H., Hong, Y., Kim, S. Y., Park, K. S. and Park, H., “ A Simulation-Based Semiconductor Chip Yield Model incorporating a new defect cluster index, ”Microelectronics Reliability, Vol. 39 ,pp. 451-456, 1999.
[6] Montgomery, D. C., Introduction to Statistical Quality Control, John Wiley & Sons, Inc., 2001.
[7] Subhash Sfarma, Applied Multivariate Techniques, John Wiley & Sons, Inc., 1996.
[8] Stapper, C. H., ”Defect Density Distribution for LSI Yield Calculations,”IEEE Transactions on Electron Devices, Vol. ED-20, pp. 655-657, 1973.
[9] Stapper, C. H., “The Effects of Wafer to Wafer Density Variations on Integrated Circuit Defect and Fault Density,” IBM Journal of Research development, Vol. 29, pp. 87-97, 1985.
[10] Tracy, N. D., Young, J. C. and Mason, R. L., “Multivariate Control Chart for
Individual Observations,”Journal of Quality technology, Vol. 24, pp. 88-95, 1992.
[11] 曾乙弘,『積體電路生產線上考慮缺陷群聚現象的製程管制圖』,國立交通
大學工業工程研究所碩士論文,1994.
[12] 劉宗明,『積體電路生產線上利用群聚分析之修正缺點數管制圖』,國立交
通大學工業工程研究所碩士論文,1995.
[13] 楊月美,『積體電路生產線上考慮缺陷群聚現象管制程序之研究』,國立交
通大學工業工程研究所碩士論文,1996.
[14] 王永慶,『積體電路生產線上利用類神經網路方法修正缺陷群聚現象之管制
圖』,國立交通大學工業工程研究所碩士論文,1996.
[15] 吳炤華,『積體電路生產線上結合缺陷數與缺陷群聚之Hotelling T2多變量
管制圖』,國立交通大學工業工程研究所碩士論文,2000.
[16] 陳順宇,『多變量分析』,華泰,2000.
[17] 黃志力,『積體電路生產線上結合缺陷數與群聚指標之Hotelling T2多變量
管制圖』,國立交通大學工業工程研究所碩士論文,2001.
[18] 陳大倫,『晶圓缺陷點群聚指標之建立』,國立交通大學工業工程研究所碩
士論文,2002.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔