本論文最主要是利用模擬軟體，去探討現今積體電路實現在矽基底上的螺旋電感，而其電感的形狀也不同於常見的螺旋型電感，而是一種較少見的對稱型電感。對於使用模擬軟體時須注意的事情，以及電感的等效電路模型都有加以討論。另外，對於電感結構參數與效能的關係，也將在本論文被探討。而在論文的最後，則介紹如何提升電感品質因素的方法，並探討基底雜訊的現象。

The thesis focuses on the simulations of spiral inductors on silicon of modern IC’s technology. The shape of inductors is not the same as usual, but it is symmetric ones. What should be known before simulating inductors is presented. The equivalent circuit model of spiral inductors is discussed. On the side, the relations between the structure parameters and the performance of inductors, as well as the substrate noise phenomenon are investigated on the last of the paper.

中文摘要••••••••••••••••••••••••••••••i
英文摘要••••••••••••••••••••••••••••••ii
誌謝••••••••••••••••••••••••••••••••iii
目錄••••••••••••••••••••••••••••••••iv
圖目錄•••••••••••••••••••••••••••••••vi
表目錄•••••••••••••••••••••••••••••••x
第一章 緒論••••••••••••••••••••••••••••1
第二章 對稱式平面螺旋電感模擬•••••••••••••••••••4
2.1 校正製程參數••••••••••••••••••••••••••5
2.2 從模擬結果推算電感的感值以及Q值•••••••••••••••11
2.3 垂直平面的連結••••••••••••••••••••••••13
2.4 渦旋電流與邊緣切割••••••••••••••••••••••15
2.5 對稱式電感之結構參數討論•••••••••••••••••••19
第三章 電感等效電路模型的建立•••••••••••••••••••40
3.1 電感等效電路模型與物理意義••••••••••••••••••40
3.2 從等效電路模型求得電感值以及Q值•••••••••••••••44
3.3 從模擬結果萃取出等效電路模型的參數••••••••••••••51
3.4 探討基底損耗因子及自振因子••••••••••••••••••60
第四章 提升品質因素的方法•••••••••••••••••••••63
4.1 降低金屬的損耗能力••••••••••••••••••••••63
4.2 降低基底耦合的效應••••••••••••••••••••••64
4.3 外粗內細的結構••••••••••••••••••••••••66
第五章 基底雜訊之探討•••••••••••••••••••••••70
5.1 基底的磁耦合•••••••••••••••••••••••••70
5.2 鄰近電感的耦合現象••••••••••••••••••••••73
第六章 結論••••••••••••••••••••••••••••79
參考文獻••••••••••••••••••••••••••••••80

[1] Sunderarajan S. Mohan, “The design, modeling and optimization of on-chip inductor and transformer circuits”, A Ph. D thesis of Stanford University, 1999
[2] Craninckx, J., Steyaert, M.S.J., “A 1.8-GHz low-phase-noise CMOS VCO
Using Optimized Hollow Spiral Inductors”, Solid-State Circuits, IEEE
Journal of Volume: 32, May 1997, pp. 736 -744
[3] Hsu Heng-Ming, “Silicon integrated high performance inductors in a 0.18 μm CMOS technology for MMIC”, VLSI Circuits, 2001. Digest of
Technical Papers. 2001 Symposium on, 2001, pp. 199 -200
[4] Yue, C.P., “On-chip spiral inductors with patterned ground shields for Si-based RF ICs”, Solid-State Circuits, IEEE Journal of , Volume: 33 , May 1998 pp. 743 -752
[5] Lopez-Villegas, “Improvement of the quality factor of RF integrated inductors by layout optimization”, Microwave Theory and Techniques, IEEE Transactions on, Volume: 48, Jan 2000, pp. 76 -83
[6] Min Park, “The detailed analysis of high Q CMOS-compatible microwave spiral inductors in silicon technology”, Electron Devices, IEEE Transactions on, Volume: 45, Sep 1998, pp. 1953 -1959
[7] Sieiro, J., “A physical frequency-dependent compact model for RF integrated inductors”, Microwave Theory and Techniques, IEEE Transactions on , Volume: 50, Jan 2002, pp. 384 -392
[8] Chao Chuan-Jane, “Characterization and modeling of on-chip spiral inductors for Si RFICs”, Semiconductor Manufacturing, IEEE Transactions on, Volume: 15, Feb 2002, pp. 19 -29
[9] Min Park, “High Q CMOS-compatible microwave inductors using double-metal interconnection silicon technology”, IEEE Microwave and Guided Wave Letters [see also IEEE Microwave and Wireless Components Letters], Volume: 7, Feb 1997, pp. 45 -47
[10] Yue, C.P., “A physical model for planar spiral inductors on silicon”, Electron Devices Meeting, 1996, International, 8-11 Dec 1996
pp. 155 -158
[11] "UMC 0.18um RF CMOS Process"，國家晶片系統設計中心(Chip Implementation Center，簡稱CIC)
[12] Jan Van Hese(安捷倫科技)，"將螺旋狀電感整合到半導體基板上的設計考慮"，《電子工程專輯》網站www.eetchina.com
[13] 徐建榆，"射頻積體電路之電感及相關被動元件之研製"，成功大學微電子工程研究所碩士論文，2002
[14] 吳至原，"矽製程射頻積體電路多層螺旋電感特性之研究"，淡江大學電機研究所碩士論文，2001
[15] 吳家欣，"CMOS微型立體電感及低雜訊放大器之研製"，台灣大學電機研究所碩士論文，2001