臺灣博碩士論文加值系統

在本論文中，我們主要目的是以場效可規劃邏輯閘為基礎，來實現傑克斯通道模型的硬體模擬。首先利用傑克斯模型來撰寫模擬程式，將其模擬的數值與瑞雷衰褪通道的相關統計特性理論值作一驗證，得到正確的模擬方式，接著模擬餘弦所須要的取樣點數與量化位元，對傑克斯通道模型有何影響，以期從中挑選所需要的資訊。最後，使用硬體描述語言分別建立所須模組，經過功能性、時序性驗證後，下載至硬體，將所的波形與軟體數據驗證。由本文硬體模擬之結果，以期能應用在實際電路之中。

A Rayleigh/Rician fading channel based on Jakes’ model is implemented by FPGA hardware in this thesis. Parameters, including vehicular speed, carrier frequency, quantization bits and internal clock rate, are carefully chosen according to the fading statistics. Verification of this fading channel hardware is carried out on Altera FPGA board with functional and time sequential test. Finally, performance of a differential PSK modem via fading and noisy channel is simulated and emulated in both software and hardware methods.

誌 謝 i
摘 要 ii
ABSTRACT iii
目 錄 iv
圖 目 錄 v
表目錄 vii
第一章 簡介 1
1-1 研究之背景 1
1-2 研究之目的 2
1-3 研究之方法 2
1-4 內容大綱 3
第二章 衰褪通道模擬器概念 4
2-1 無線衰褪通道基本概念 4
2-1-1 大範圍衰褪 5
2-1-2 小範圍衰褪 6
2-2 多路徑衰褪通道 7
2-3 瑞雷衰褪通道 9
2-4 傑克斯模擬器模型架構 13
第三章 電腦模擬 16
3-1 傑克斯模型模擬及相關統計特性介紹 16
3-2 模擬硬體所須資源 23
第四章 硬體介紹及硬體模擬 33
4-1 概述 33
4-2 場效可規劃邏輯閘陣列簡介 34
4-3 發展系統介紹 39
4-4 系統架構及電路模擬 42
4-4-1 正餘弦查表電路 44
4-4-2 正餘弦查表擴充電路 46
4-4-3 有號數加法器＆有號數乘法器 46
4-5 硬體模擬結果及驗證 47
第五章 結論 54
5-1 結論 54
參考文獻 55

[1]B. Sklar, “Rayleigh Fading Channels in Mobile Digital Communication Systems, “ IEEE Comm. magazine, pp. 90-100, July 1997.
[2]W. C. Jakes, Ed., Microwave Mobile Communications, Wiley, 1974.
[3]T. S. Rappaport, Wireless Communications Principles and Practice, Prentice Hall PTR, 1996.
[4]William C.Y. Lee, Mobile Communications Engineering Theory and applications, McGraw-Hill, 1998.
[5]J. G. Proakis, Digital Communication, McGraw-Hill, 3rd ed., 1995.
[6]S. R. Saunders, Antennas and Propagation for Wireless Communications System, John Wiley & Sons, LTD, December 1999.
[7]S. Haykin, Communication System, Wiley, 4th ed., 2001.
[8]V. K. Garg and J. E. Wilkes, Principles and Applications of GSM, Prentice Hall, 1999.
[9]P. Dent, G. E. Bottomley and T. Croft, “Jakes fading model revisited,” Electronics Letters, Vol 29, pp. 1162-1163, June 1993.
[10]M. Pätzold, Mobile Fading Channels, John Wiley & Sons, LTD, 2002.
[11]E. Casas and C. Leung, “A Simple Digital Fading Simulator for Mobile Radio,” IEEE Trans. on Vehicular Technology, Vol. 39, no. 3, pp.205-212, August 1990.
[12]M. Patzold and F. Laue, “Statistical properties of Jake’s fading channel simulator,” IEEE VTC , Vol. 2, pp. 712-718, May 1998.
[13]蕭如宣，電腦輔助數位電路設計，儒林圖書有限公司，民國89年。
[14]The Altera User Guide, Altera, 2001.
[15]林傳生，VHDL數位電路設計，儒林圖書有限公司，民國90年。
[16]鄭信源，硬體描述語言數位電路，儒林圖書有限公司，民國89年。
[17]黃英叡、黃稚存、張銓淵、江文啟，硬體描述語言，全華科技圖書有限公司，民國88年。
[18]周育德，Altera PC訓練課程教材，國家晶片設計中心，2003。
[19]周育德，Altera Quartus II Training Manual，國家晶片設計中心，2003。
[20]D. R. Smith and P. D. Franzon, Verilog Styles for Synthesis of Digital System, Prentice Hall PTR, 2002.
[21]Z. Navabi, Verilog Digital System Design, McGraw Hill, 1999.
[22]M. M. Mano, Computer Engineering Hardware Design, Prentice Hall, 1988.