隨著人們要求便利的特性許多攜帶型電子商品問世,低功率低電壓已是不可擋的趨勢,而運算放大器為類比電路中之一基本單元。所以設計低電壓端至端運算放大器為設計低電壓電路系統的基礎工作。 我們提出了兩種適用於超低電壓端至端運算放大器的電路結構。兩個電路都是以複合式輸入級為基礎,就是將N型和P型電晶體結合。第一個低電壓端至端運算放大器使用標準0.35毫米CMOS製程,原理是利用偵測輸入電壓的直流共模訊號作為調整輸入訊號直流偏壓的依據,當輸入級的電壓變動時我們也改變原先的直流偏壓,如此一來就能達到輸入級端至端和常數電導的要求。然後我們選擇了緩衝級的輸出級來作為輸出級,使得輸出電壓的擺幅也能達到端至端。這個運算放大器的單位增益頻寬為1.9MHz,迴轉率為0.8V/μs,晶片面積 0.089 mm2,頻寬-功率比為23.31 MHz/mW。有些規格比文獻上同樣架構的1V端至端運算放大器還好。另一個端至端運算放大器使用標準0.25毫米CMOS製程,我們將幾個關鍵的電晶體操作於弱反轉區,利用電晶體操作於弱反轉區時,電流和電導成線性關係,再利用電流鏡的技巧,來達成輸入級端至端和常數電導的要求。而回授式class-AB的輸出級除了能操作於低電壓使輸出能達到端至端外,也能精確的控制靜態電流,以降低功率的消耗。這個運算放大器的單位增益頻寬為1.8MHz,低頻增益為81dB,頻寬-功率比為32.73 MHz/mW。我們也將實驗數據和相關的運算放大器做了比較與討論。
|