臺灣博碩士論文加值系統

本論文研究分成兩部分，第一部分為電子束阻劑特性與熱流製程之研究，首先以電子束源定義出光阻劑圖形結構，比較電子束阻劑(DSE1010)與深紫外光阻劑(UV135) ，在電子束微影製程上的可行性。再結合光阻劑熱流製程，探討兩者在不同的玻態轉化溫度、熱流時間、熱流溫度以及不同排列比的條件下對熱流製程的影響。
論文的第二部分為深次微米閘極金屬矽化物之研究。雖然電子束微影系統已經開始大量研究於微小元件的製作，但隨著解析度需求的上升，所以對於極小之圖形定義通常伴隨著超薄的光阻層，但是在此薄的光阻層條件下，其抗蝕刻能力往往不足，以致於造成過蝕刻現象。為了克服上述之問題，我們嘗試將光阻劑與有高度抗蝕刻能力的碳奈米粒子團做混和，稱為電子束阻劑修飾法，藉由阻劑修飾，可以得到高解析度、小線寬以及高抗蝕刻能力之阻劑。
當元件進入深次微米時代，由於閘極尺度的縮小，金屬矽化物的熱穩定性以及微細線幅效應效應對閘極片電阻的影響就變得十分重要，我們比較了矽化鈷金屬(CoSi2)與矽化鎳(NiSi)金屬在矽化物閘極的特性，為了得到更精確的片電阻值，探討了片電阻量測結構的穩定度，再比較不同覆蓋層對矽化物之片電阻的影響。並且知道由於微細線幅效應，使得矽化鈷金屬在深次微米元件中之應用，將被沒有微細線幅效應的矽化鎳所取代，而且由於微細線幅邊緣效應，可以的到超低電阻的矽化鎳閘極，使得矽化鎳金屬成為深次微米元件中，最有潛力的閘極矽化物材料。

This thesis contains two parts. First, electron beam resist properties and resist flow processes are studied. Above all, we use electron beam to define resist pattern, and compare E-beam resist (DSE1010) and DUV resist (UV135) for electron beam lithographic applications. Effects of glass transfer temperature、resist flow time、resist flow temperature and duty ratio conditions are studied in resist flow technology.
Second part of this thesis is about deep sub-micron metal silicided gate. Increasing the requirement of resolution, the ultra thin resist technology is important. In ultra thin resist technology, high etch resistance of resist is required. To overcome this problem, we attempt composite carbon nanoparticle with resist, it is called resist modified method.
As device into deep sub-micron generation, gate length scaling down, metal silicided thermal reliability, and narrow line effects affect gate sheet resistance seriously. We compare cobalt silicided and nickel silicided in gate properties for accurate measurement results. We study sheet resistance reliability. Compared with capping layer effects affect in silicided sheet resistance. Because of the narrow line effect, cobalt silicided will replace by nickel silicided. And we can obtain ultra low nickel silicided gate sheet resistance due to narrow line edge effect. Nickel silicided manufacture will be the candidate for deep sub-micron device material.

總目錄
摘要 ……………………………………………………………………………I
謝誌 …………………………………………………………………………III
總目錄…………………………………………………………………………IV
表目錄…………………………………………………………………………IX
圖目錄 …………………………………………………………………………X
第一章 簡介……………………………………………………………………1
1.1微影製程技術進展…………………………………………………………1
1.1.1 電子束曝光系統……………………………………………………… 2
1.1.2 電子光學圓柱 …………………………………………………………3
1.1.3 電子束源 ………………………………………………………………4
1.1.4 電磁透鏡 ………………………………………………………………5
1.1.5 電子束掃描系統 ………………………………………………………5
1.2 電子束微影的進步 ………………………………………………………7
1.2.1 高斯電子束 ……………………………………………………………8
1.2.2 可變式形狀電子束 ……………………………………………………8
1.2.3 單元投影式電子束…………………………………………………… 8
1.2.4 曝光時同步移動平台技術……………………………………………12
1.3 影響解析度的因素………………………………………………………14
1.3.1 電子束散射效應………………………………………………………14
1.3.2 充電效應………………………………………………………………16
1.4 微影製程…………………………………………………………………17
1.5 阻劑微縮製程 ………………………………………………………… 19
1.5.1 阻劑熱流微縮製程……………………………………………………20
1.5.2 阻劑流動微縮製程……………………………………………………21
1.6 金屬矽化物………………………………………………………………22
1.6.1 常用的金屬矽化物材質………………………………………………23
1.6.2 第一生成相與多相同時生成…………………………………………25
1.6.3 矽化物成長速率………………………………………………………26
1.6.4 移動原子種類…………………………………………………………27
1.6.5 矽化物生成機制………………………………………………………28
1.7 論文架構…………………………………………………………………29
第二章 電子束阻劑特性與熱流製程之研究 ………………………………30
2.1 研究動機與目的…………………………………………………………30
2.2 實驗藥品與設備…………………………………………………………33
2.2.1 實驗藥品………………………………………………………………33
2.2.2 實驗設備………………………………………………………………34
2.3光阻的基本特性研究…………………………………………………… 36
2.3.1 DSE1010阻劑與UV135阻劑轉速對厚度的關係………………………36
2.3.1.1 實驗步驟……………………………………………………………37
2.3.1.2 實驗結果……………………………………………………………38
2.3.1.3 結果討論……………………………………………………………39
2.3.2 DSE1010阻劑應用於電子束微影製程的條件 ………………………40
2.3.2.1 最佳曝後烤條………………………………………………………41
2.3.2.1.1 實驗步驟…………………………………………………………41
2.3.2.1.2 實驗結果…………………………………………………………42
2.3.2.1.3 結果討論…………………………………………………………42
2.3.2.2 最佳曝後烤條件……………………………………………………43
2.3.2.2.1 實驗步驟…………………………………………………………43
2.3.2.2.2 實驗結果…………………………………………………………43
2.3.2.2.3 結果討論…………………………………………………………47
2.3.3 阻劑對電子束的敏感度及對比度……………………………………49
2.3.3.1 實驗步驟……………………………………………………………50
2.3.3.2 實驗結果……………………………………………………………51
2.3.3.3 結果討論……………………………………………………………52
2.3.4 電子束曝光劑量與線寬、洞寬之關係………………………………52
2.3.4.1 實驗步驟……………………………………………………………52
2.3.4.2 實驗結果……………………………………………………………53
2.3.4.3 結果討論……………………………………………………………54
2.3.5 DSE1010與UV135阻劑對熱氧化矽的蝕刻率及蝕刻選擇比的比較………………………………………………………………………………54
2.3.5.1 實驗步驟……………………………………………………………54
2.3.5.2 實驗結果……………………………………………………………56
2.3.5.3 結果討論……………………………………………………………59
2.4 電子束微影熱流製程之研究……………………………………………60
2.4.1 研究動機與目的………………………………………………………60
2.4.2 電子束阻劑熱流製程測試……………………………………………61
2.4.2.1 電子束阻劑相轉移溫度量測………………………………………62
2.4.2.1.1 差式掃描熱量測定法……………………………………………62
2.4.2.1.2 晶圓曲率量測……………………………………………………64
2.4.2.2 比較不同熱流烘烤溫度與烘烤時間的洞寬變化情形及熱流 微縮量…………………………………………………………………………65
2.4.2.3 比較不同排列比例(Duty Ratio)對洞寬的熱流影響……………68
2.4.2.4 比較不同熱流烤溫度對阻劑蝕刻率的影響………………………72
2.4.2.5 比較DSE1010與UV135阻劑在熱流製程的可行性…………………74
第三章 深次微米閘極金屬矽化物之研究…………………………………79
3.1 研究動機與目的…………………………………………………………79
3.2 實驗藥品與設備………………………………………………………………………………83
3.2.1 實驗藥品……………………………………………………………83
3.2.2 實驗設備………………………………………………………………83
3.3 電子束阻劑修飾…………………………………………………………86
3.3.1 電子束阻劑修飾後之阻劑厚度變化…………………………………86
3.3.2 修飾過後阻劑的敏感度及劑量之變化………………………………86
3.3.3 阻劑修飾對阻劑抗蝕刻能力的影響…………………………………93
3.4 深次微米金屬矽化物閘極之研究………………………………………96
3.4.1 阻劑修飾製程在深次微米元件之應用………………………………96
3.4.2 矽化鈷與矽化鎳在閘極製程的研究…………………………………98
3.4.3 片電阻量測誤差與可靠度的研究 …………………………………102
3.4.4 不同覆蓋層對閘極金屬矽化物熱穩定性的影響 …………………107
3.4.5 閘極尺寸對閘極片電阻之影響 ……………………………………110
第四章 結論…………………………………………………………………116
4.1實驗結論…………………………………………………………………116
4.1.1電子束阻劑特性與熱流製程之研究…………………………………116
4.1.2深次微米閘極金屬矽化物之研究……………………………………117
4.2未來工作與建議…………………………………………………………117
4.2.1熱流技術應用於電子束微影製程……………………………………117
4.2.2深次微米閘極金屬矽化物之研究……………………………………118
參考文獻 ……………………………………………………………………119
表目錄
表1.1 C54-TiSi2、CoSi2與NiSi比較 ……………………………………26
表2.1 未來世代半導體科技對微影製程的要求 …………………………32
表2.2 電子束阻劑深紫外線阻劑應用於電子束微影的製程條件 ………48
表2.3 氧化矽乾蝕刻系統製程參數表 ……………………………………55
表2.4 DSE1010及UV135及Thermal Oxide在氧化矽乾蝕刻系統，不同CHF3比例下之蝕刻率的比較表……………………………………………………56
表2.5 在氧化矽乾蝕刻系統，不同CHF3比例下Thermal Oxide對DSE1010之蝕刻選擇比表………………………………………………………………57
表2.6 在氧化矽乾蝕刻系統，不同CHF3比例下Thermal Oxide對UV135之蝕刻選擇比表…………………………………………………………………58
表3.1 未經修飾阻劑與修飾後阻劑曝光劑量比較表 ……………………92
圖目錄
圖1.1 典型的電子束微影系統示意圖 ………………………………………2
圖1.2 電子光學圓柱示意圖 …………………………………………………3
圖1.3 向量式掃描與掃描式掃描之比較 ……………………………………6
圖1.4 左圖為掃描式掃描，右圖為向量式掃描之立體示意圖 ……………6
圖1.5 電子束微影曝光系統演進圖 …………………………………………7
圖1.6 利用兩個成形孔隙以組合圖案 ………………………………………9
圖1.7 單元投影電子束系統之圖案建立方式………………………………10
圖1.8 三種電子束曝光系統之比較…………………………………………11
圖1.9 變形束與單元投影示意圖(a)變形束與單元投影微影（b）單元投影並用變形束與單元投影………………………………………………………11
圖1.10　曝光時平台的移動方式……………………………………………12
圖1.11　移動平台式曝光系統示意圖………………………………………13
圖1.12　因圖案銜接不佳可能形成的曝光結果……………………………14
圖1.13　電子束之散射效應示意圖…………………………………………15
圖1.14　電子束鄰近效應修正………………………………………………16
圖1.15 微影製程步驟………………………………………………………18
圖2.1 DSE1010阻劑轉速對厚度的關係圖，K′值為25437 ………………38
圖2.2 UV135阻劑轉速對厚度的關係圖，K′值為18975.8 ………………38
圖2.3 相同軟烤條件（95℃/240s），不同曝後烤(PEB)溫度條件下，電子束曝光劑量對溝寬的關係圖…………………………………………………42
圖2.4 曝後烤(PEB)條件（115℃/120s），軟烤條件（95℃/240s）下，電子束曝光劑量對溝寬的關係圖………………………………………………44
圖2.5 曝後烤(PEB)條件（115℃/120s），軟烤條件（120℃/240s）下，電子束曝光劑量對溝寬的關係圖……………………………………………44
圖2.6 軟烤溫度95℃，軟烤時間120sec的條件下，電子束曝光劑量對獨立溝寬的關係圖…………………………………………………………………45
圖2.7 軟烤溫度95℃，軟烤時間240sec的條件下，電子束曝光劑量對獨立溝寬的關係圖…………………………………………………………………45
圖2.8 (a)軟烤時間不足120sec，造成顯影速率不均勻，線寬不易控制(b)軟烤時間不足，solvent含量未完全揮發，造成洞寬顯影不均 勻的現象 (c)(d)軟烤時間充足240sec，有良好的線寬與洞寬控制能力………………………………………………………………………………46
圖2.9 正型阻劑顯影後的歸一化剩餘厚度與曝光時間關係………………49
圖2.10 DSE1010經過歸一化之顯影厚度與電子束曝光能量的關係，其中對比為12.2………………………………………………………………………51
圖2.11 UV135經過歸一化之顯影厚度與電子束曝光能量的關係，其中對比為10.3…………………………………………………………………………51
圖2.12 UV135經過歸一化之顯影厚度與電子束曝光能量的關係，其中對比為10.3…………………………………………………………………………53
圖2.13 DSE1010及UV135及Thermal Oxide在氧化矽乾蝕刻系統，不同CHF3比例下之蝕刻率的比較………………………………………………………56
圖2.14 在氧化矽乾蝕刻系統，不同CHF3比例下DSE1010對Thermal Oxide之蝕刻選擇比 …………………………………………………………57
圖2.15 在氧化矽乾蝕刻系統，不同CHF3比例UV135對Thermal Oxide之蝕刻選擇比……………………..………………....58
圖2.16 電子束微影熱流製程RFP（resist flow process），示意圖 …61
圖2.17 深紫外線阻劑UV135之差式掃描熱量測定法（DSC）量測相轉移溫度圖……………………………………………………………………………63
圖2.18 電子束阻劑DSE1010之差式掃描熱量測定法（DSC）量測相轉移溫度圖……………………………………………………63
圖2.19 以晶圓曲率量測法（WCM）量測DSE1010相轉移溫度 ……………64
圖2.20 以晶圓曲率量測法（WCM）量測UV135相轉移溫度 ………………65
圖2.21 DSE1010阻劑熱流時間為90sec條件下，不同熱流溫度對洞寬的影響………………………………………………………………………………66
圖2.22 DSE1010阻劑熱流時間為90sec條件下，不同熱流溫度對接觸洞寬微縮率…………………………………………………………………………66
圖2.23 DSE1010阻劑熱流溫度為145℃條件下，不同熱流時間對接觸洞寬的影響…………………………………………………………………………67
圖2.24 DSE1010阻劑熱流溫度為145℃條件下，不同熱流時間對接觸洞寬的微縮率………………………………………………………………………67
圖2.25 DSE1010阻劑熱流溫度為145℃條件下，排列比為1：1的條件下，不同熱流時間對接觸洞寬的影響……………………………………………69
圖2.26 DSE1010阻劑熱流溫度為145℃條件下，排列比為1：5的條件下，不同熱流時間對接觸洞寬的影響……………………………………………69
圖2.27 DSE1010阻劑熱流為145℃/60sec條件下，不同排列比對接觸洞寬的影響…………………………………………………………………………70
圖2.28 UV135阻劑不同熱流溫度條件下，對蝕刻率的影響………………72
圖2.29 DSE1010阻劑不同熱流溫度條件下，對蝕刻率的影響……………73
圖2.30 DSE1010與UV135阻劑在不同熱流溫度條件下，對蝕刻率的影響………………………………………………………………………………73
圖2.31 DSE1010與UV135阻劑在Tg時，初始洞寬為200nm時，熱流時間對洞寬………………………………………………………………………………75
圖2.32 DSE1010 排列比在小於1：5時，圖形失真的情形 ………………75
圖2.33 DSE1010 烘烤溫度為Tg時，160nm密集線與200nm獨立洞，的不同熱流時間對洞寬的微縮情形 ………………………………………………76
圖2.34 UV135 烘烤溫度為Tg時，200nm密集線與200nm獨立洞，的不同熱流時間對洞寬的微縮情形……………………………………………………77
圖2.35 在熱流烘烤溫度為Tg的條件下（a）DSE1010與UV135阻劑，改變不同的烘烤時間，初始洞寬為200nm (b)UV135阻劑不同排列比，微縮前後所分別對應的cross-section SEM 側視圖 …………………………………78
圖3.1 C60奈米粒子團結構示意圖，其中C60奈米粒子大小約為0.7nm …82
圖3.2 （a）在一般傳統製程中，未經修飾阻劑，在顯影後造成阻劑倒塌，與蝕刻轉移圖案的變形 （b）經修飾後阻劑增加高的解析度、高的抗蝕刻能力，有更好的圖形轉移能力…………………………………………82
圖3.3 顯示出DSE-1010對電子束曝光劑量對臨界能量與敏感度關係………………………………………………………………………………87
圖3.4 顯示出未經修飾的NEB22阻劑劑量對線寬關係 ……………………88
圖3.5顯示出NEB22阻劑加入C60修飾後劑量對線寬關係，曝出 60nm線寬劑量較小…………………………………………………………………………89
圖3.6 顯示出NEB22阻劑加入C70修飾後劑量對線寬關係，欲曝出60nm線寬劑量需更小……………………………………………………………………89
圖3.7 (a)顯示出NEB22阻劑未經修飾，在低劑量時顯影後圖形有崩塌的現象(b)顯示出NEB22阻劑未經修飾，在高劑量時，線寬有變異的趨勢 (c)經C60修飾後，增加阻劑感度，曝出46nm的線寬 (d)經C70修飾後，增加阻劑感度，曝出44nm的線寬………………………………………………………91
圖3.8 顯示出未經修飾NEB22阻劑，與不同重量百分比之C60奈米修飾阻劑，不同蝕刻氣體流量對蝕刻厚度關係……………………………………93
圖3.9 顯示出未經修飾NEB22阻劑，與不同重量百分比之C70奈米修飾阻劑，不同蝕刻氣體流量對蝕刻厚度關係……………………………………94
圖3.10 顯示出經C60、C70修飾之NEB22阻劑，較未經修飾之NEB22阻劑，有較好之抗蝕刻能力…………………………………………………………94
圖3.11 加入C60與C70奈米粒子團，填補了阻劑中的自由體積，提 升阻劑的抗蝕刻能力…………………………………………………………………95
圖3.12（a）說明未經修飾阻劑，在小線寬時光阻易造成倒塌的現象（b）利用TEOS當作硬式光罩（Hard mask），造成非等向性蝕刻的問題………………………………………………………………………………96
圖3.13 (a)利用NEB22+C60蝕刻出63nm poly gate 的SEM圖(b)NEB22+C70蝕刻出63nm poly gate的SEM圖 ……………………………………………97
圖3.14 CoSi2製程（process flow）流程示意圖 ………………………100
圖3.15 NiSi（process flow）流程示意圖………………………………101
圖3.16 片電阻（sheet resistance）量測的layout示意………………103
圖3.17 片電阻（sheet resistance）量測的SEM圖 ……………………103
圖3.18 (a)利用NEB+C60、C70阻劑完成nitride spacer 的SEM圖(b)在做片電阻量測時，各接面的接合有良好的接合能力 ………………………104
圖3.19 固定X方向線寬為200nm，改變Y方向的線寬，片電阻量測可靠度測試 ……………………………………………………………………………105
圖3.20 固定Y方向線寬為200nm，改變X方向的線寬，片電阻量測可靠度測試 ……………………………………………………………………………106
圖3.21 覆蓋層（capping layer）為Ti時，2th RTA溫度對片電阻的影響，溫度為800至1000℃時，小線寬有劣化的情形………………………108
圖3.22 覆蓋層（capping layer）為Ti時，2th RTA 在700至800℃有較佳之熱穩定性 …………………………………………………………………108
圖3.23 覆蓋層（capping layer）為Ti時，NiSi不同1st RTA溫度對片電阻值影響 ……………………………………………………………………109
圖3.24 覆蓋層（capping layer）為TiN時，NiSi不同1st RTA溫度對片電阻值影響 ……………………………………………………………………109
圖3.25 Co覆蓋層為Ti，2th RTA 為700℃的微細線幅效應（narrow width effect ）……………………………………………………………112
圖3.26 Ni覆蓋層為Ti，RTA溫度為500℃的窄線邊緣效應(narrow width edge effect) ………………………………………………………………112
圖3.27 NiSi在窄線寬下的邊緣效應示意圖………………………………114
圖3.28 CoSi2與NiSi在窄線寬下的片電阻值 ……………………………114
圖3.29 CoSi2金屬矽化物閘極的側視SEM圖………………………………115

參考文獻
1. A. Schiltz, J. F. Terpan, S. Brun, and P. J. Pantiez, Microelec. Eng., 30, p.283 , 1996.
2. S. Nonogaki, T. Ueno, and T. Ito, Microlithography Foundamentals in Semiconductor Devices and Fabrication Technology, Marcel Dekker, New York, pp201, 1998.
3. 施錫龍，“電子束晶圓步進系統簡介”，電子月刊第二卷第二期，1996.
4. S. Nonogaki, T. Ueno, and T. Ito, Microlithography Foundamentals in Semiconductor Devices and Fabrication Technology, Marcel Dekker, New York, pp202, 1998.
5. C. H. Lin, S. D. Tzu, and Y. Anthony, Microelec. Eng., 46, pp.58, 1999.
6. 莊達人，“VLSI 製造技術”，三版，高立圖書有限公司出版，p.236, 1996。
7. T. Terasawa, "Subwavelength Lithography (PSM, OPC)", IEEE Design Automation Conference, 295 -300 (2000) .
8. R. M. von Bunau and H. Fukuda, "Printing Isolated Features with k1=0.2 Using Multiple-Pupil Exposure", Jpn. J. Appl. Phys. Vol. 40, 419-425 (2001).
9. 許兼貴，深紫外光光罩抗反射技術及次100奈米世代電子束直寫阻劑特性研究，國立清華大學碩士論文，2001。
10. P. J. Paniez, S. Gally, B. Mortini, C. Rosilio, P. O. Sassoulas, R. Dammel, M. Padmanaban, A. Klauck-Jacobs and J. Oberlander, "Thermal Phenomena in Acrylic 193 nm Resists", SPIE Vol. 3678, 1352-1363 , 1999.
11. Y. Kang, S. G. Woo, S. J. Choi and J. T. Moon, "Development of Resist for Thermal Flow Process Application to Mass Production", SPIE Vol. 4345, 222-231, 2001.
12. J. S. Chun, H. E. Kim, S. Barnett and J. Shin, "Novel Harding Methods of DUV Chemically Amplified Photoresist by Ion Implantation and Its Application to New Organic ARC Material and Bilayer Process", SPIE Vol. 3678, 1364-1370, 1999.
13. T. Yamauchi, T. Matsui, J. Kanamori, Y. Miyakawa and K. Shimoyana, Ŕ.2μm Hole Pattern Generation by Critical Dimension Biasing Using Resin Overcoat", Jpn. J. Appl. Phys. Vol. 34, 6615-6621 (1995).
14. J. S. Chun, S. Bakshi, S. Barnett, J. Shin and S. K. Lee, "Contact Hole Size Reducing Methods by Using Water-Soluble Organic Over-coating Material (WASOOM) as a Barrier Layer toward 0.15μm Contact Hole; Resist Flow Technique I", SPIE Vol. 3999, 620-626 (2000).
15. J. S. Chun, C. H. Maeng, M. R. Tesauro, J. Strutvant, J. Oberlander, A. R. Romano, J. Sagan and R. Dammel, "Toward 0.1μm Contact Hole Process by Using Water-Soluble Organic Over-coating Material (WASOOM); Resist Floe Technique (III); Study on WASOOM, Top Flare and Etch Characterization", SPIE Vol. 4345, 647-654 (2001).
16. T. Morimoto, T. Ohguro, S. Momouse, T. Iinuma, I. Kunishima, K, Suguro, I. Katakabe, H. Nakajima, M. Tsuchiaki, M. Ono, Y. Katsumata, H. Iwai, “Self-aligned nickel-mono-silicide technology for high-speed deep submicrometer logic CMOS ULSI,” IEEE Transactions on Electron Device, vol. 42, pp.915, 1995.
17. K. C. Sawaswat and F. Mohammadi, “Effect of Scaling of Interconnections on the Time Delay of VLSI Circuit,” IEEE Trans. Electron Devices, vol. 29, no. 4, pp. 645, 1982.
18. D. B. Scott, W. R. Hunter and H. Shichijo, “A Transmission Line Model for Silicided Diffusions: Impact on the Performance of VLSI Circuit,” IEEE Trans. Electron Device, vol. 29, no. 4, pp. 651, 1984.
19. 朱國偉，矽化鈷超淺接面形成技術在及超大型積體電路上之應用，逢甲大學碩士論文，1999。
20. K. Shenai,” Novel refractory contact and interconnect metallizations for high-voltage and smart-power application,” IEEE Trans. Electron Devices, vol.37, p.2207, 1990.
21. P. Pan, N. Hsieh, H. J. Geipel, Jr., and G. J. Slusser,” Dopant diffusion tungsten silicide,” J.Appl. Phys., vol.53, p.3059, 1982.
22. V. Probst, H. Schaber, P. Lippens, L. Van den hove, and R. F. De Keersmaeckeer,” Limitations of TiSi2 as a source for dopant diffusion, ”Appl. Phys. Lett., vol.52, p.1803,1988.
23. K. Maex, R. F. De Keersmaeckeer, G. Ghosh, L. Delaey, and V.Probst,” Degradation of doped Si regions contacted with transition-metal silicides due to metal-dopant compound formation,” J. Appl. Phys., vol.66, p.5327, 1989.
24. V. Probst, H. Schaber, A. Mitwalsky, H. Kabza, B. Hoffmann, K. Maex, and L. Van den hove,” Metal-dopant-compound formation in TiSi2 and TaSi2: impact on dopant diffusion and contact resistance,” J. Appl. Phys., vol.70, p.693, 1991.
25. J. B. Lasky, J. S. Nakos, O. J. Cain, and P. J. Geiss, ”Comparison of transformation to low-resistivity phase and agglomeration of TiSi2 and CoSi2,” IEEE Trans. Electron Devices, vol.38, p.262, 1991.
26. Y. Matsubara, T. Horiuchi, and K. Okumura, ”Activation energy for the C49-to-C54 phase transition of poycrystalline TiSi films with arsenic impurities,” Appl. Phys. Lett., vol.62, p.2634, 1993.
27. S. Motakef, J. M. E. Harper, F. K. Michel, G. all, and N. Herbots,” Stability of C49 and C54 phase of TiSi2 under ion bombardment, ” J. Appl .Phys.vol.70,p.1736,1988. O. Thomas, P. Gas, F. M. d’Heurle, F. K. Michel, G. Scilla,” Diffusion of boron phosphorus, and arsenic implanted in thin films of cobalt disilicide,” J. Vac. Sci. Tech. A, vol.6, p.1736, 1988.
28. O. Thomas, P. Gas, F. M. d’Heurle, F. K. Michel, G. Scilla,” Diffusion of boron phosphorus, and arsenic implanted in thin films of cobalt disilicide, ” J. Vac. Sci. Tech. A, vol.6, p.1736, 1988.
29. V. Probst, H. Schaber, A. Mitwalsky, H. Kabza, L. Van den hove, and K.Maex,”WSi2 and CoSi2 as diffusion sources for shallow junction formation in silicon,” J. Appl. Phts., vol.70, p.708,1991.
30. O. Thomas, P. Gas, A. Charai, F. K. LeGoues, A. Michel, G. Scilla, F. M. d’Heurle,” The diffusion of elements implanted in films of cobalt disilicide,” J. Appl. Phys., vol.64, p.2973, 1988.
31. K. Kobushi, S. Okada, S. Kameyama, and K. Tsuji,” A high integrity and low resistance Ti-polyside gate using a nitrogen ion implanted buffer layers,” J.J. Appl. Phys., p.2158, 1988.
32. L. J. Chen, I. W. Wu, J. J. Chu, and C. W. Nieh, Appl. Phys. 63, 2778, 1998.
33. F. M. d’Heurle, J. Mater. Res. 3, 167, 1998.
34. L. S. Hung, J. Gyulai, J. W. Mayer, S.S. Lau, and M.A. Nicolet, J. Appl. Phys. 54,5076, 1983.
35. S. Q. Wang and J. W. Mayer, Thin Solid Films 207, 37 ,1992.
36. M. A. Nicolet and S.S. Lau, in Materials Process and Characterization, edited by N. G. Einspruch and G. R. Larrabee, Academic, New York, 1983.
37. K. N. Tu and J. W. Mayer, in Thin Films-Interdiffusion and Reactions, edited by J.M. Poate, K. N. Tu and J.W. Mayer, Wiley, New York, p.359, 1978.
38. 陳力俊主編，“微電子材料與製程”，中國材料科學學會，p.286-289, 2000.
39. J. S. Kim, C. I. Choi, M. S. Kim, C. K. Bok, H. S. Kim, and K. H. Baik, “Implementation of Sub-150 nm Contact Hole Pattern by Resist Flow Process”, Jpn. J. Appl. Phys. Vol.37, pp. 6863-6868 , 1998.
40. J. H. Chung, S. H. Choi, Y. Kang, S. G. Woo, and J. T. Moon, “A Novel Resist Material for sub-100nm Contact Hole Pattern”, Proc. SPIE 3999, pp. 305-312, 2000.
41. J. S. Kim, C. W. Koh, G. Lee, J. C. Jung, and K. S. Shin, “Novel Routes toward Sub-70nm Contact Windows by Using New KrF Photoresist”, Proc. SPIE 4345, pp. 232-240, 2001.
42. T. Yamauchi, T. Matsui, J. Kanamori, Y. Miyakawa, and K. Shimoyama, “0.2μm Hole Pattern Generation by Critical Dimension Biassing Using Resin Overcoat”, Jpn. J. Appl. Phys. Vol. 34, pp. 6615-6621 (1995).
43. T. Kanda, H. Tanaka, and Y. Kinoshita, “Advanced Microlithography Process with Chemical Shrink Technology”, Proc. SPIE 3999, p. 881-889 (2000).
44. 陳志豪，”ULSI先進微影：熱流技術與微量金屬污染的影響”，國立清華大學碩士論文，2002。
45. 龍文安, 積體電路微影製程, 高立圖書有限公司出版, p.14, 1998.
46. L. F. Thompson, C. G. Willson, and M. J. Bowden, “Introduction to Microlithography”, Second Edition, ACS, 1994.
47. J. D. Plummer, M. D. Deal, P. B. Griffin, “Silicon VLSI Technology Fundamentals, Practice and Modeling”, Prentice Hall, p.277, 2000.
48. 張俊彥主編,鄭晃忠校審, 積體電路製程及設備技術手冊, 中華民國產業科技發展協會, 中華民國電子材料與元件協會出版, 第十一章, 1997.
49. J. W. Coburn and H. F. Winters, “Plasma etching — A discussion of mechanisms”, J. Vac. Sci. Technol., Vol. 16, No. 2, Mar./Apr. 1979, p.391.
50. J. S. Kim, C. I. Choi, M. S. Kim, C. K. Bok, H. S. Kim, and K. H. Baik, “Implementation of Sub-150 nm Contact Hole Pattern by Resist Flow Process”, Jpn. J. Appl. Phys. Vol.37, pp. 6863-6868 ,1998.
51. A. Schiltz and P. J. Paniez, “In-situ determination of photoresist glass transition temperature by wager curvature measurement techniques”, Microelectronic Engineering 27, pp.413-416, 1995.
52. J. W. Coburn and Harold F. Winters, “Plasma etching — A discussion of mechanisms”, J. Vac. Sci. Technol., Vol. 16, No. 2, Mar./Apr. 1979, p.391.
53. T. Ishii, H. Nozawa, and T. Tamamura, in Abstracts of Int. Conf. On Micro- and Nano- Engineering, Glasgow, UK, p.21, 1996.
54. A. N. Broers, in Proc. Of 1st Internat’l Conf. On Electron and Ion Beam Science and Technology, edited by R. Bakish ,Wiley, New York, , p.191, 1964.
55. A. N Broers, W. W. Molzen, J. J. Cuomo, and N. D. Wittels, Appl. Phys. Lett. 29, p.596 ,1997.
56. I. Ishhi, H. Nozawa and T. Tamamura, Appl. Phys. Lett., 70, pp.1110, 1997.