(3.238.174.50) 您好!臺灣時間:2021/04/11 12:42
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:丁東昇
研究生(外文):Tung-Sheng Ting
論文名稱:將E1信號傳送經過乙太網路之設計
論文名稱(外文):Design of E1 Signal Transmission through Ethernet Networks
指導教授:吳承崧
指導教授(外文):Cheng-Shong Wu
學位類別:碩士
校院名稱:國立中正大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:47
中文關鍵詞:分時多工(Time Division Multiplexing)乙太網路(Ethernet Network)專線(Leased-line)E1(2.048Mbps)/T1(1.544Mbps)
相關次數:
  • 被引用被引用:0
  • 點閱點閱:299
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
  將傳統電話語音或專線服務的信號(E1, T1)承載於乙太網路上是一個相當有吸引力轉變,由於乙太網路可以整合管理並且可以節省線路維護之成本及增加用戶之生產力,所以可以降低一般語音電話撥打費率及專線服務的費用,而將語音資料、專線服務的信號及數據資料皆整合在同一個基礎之建設下以及乙太網路交換本身簡單且具有較率的優點都是達到這些條件主要原因。
  在本論文中,主要的研究重點在於設計一線路卡板,可將E1(2.048Mbps)/T1(1.544Mbps)之專線信號承載到乙太網路框架上,利用乙太網路之技術來作傳送。

Connecting traditional voice and data over Ethernet network has become an attractive approach. It saves money on voice call and leased-line service charges, while consolidating management, cutting maintenance costs, and increasing user productivity. This is achieved by converging two important traffic types into one infrastructure and take advantage of the simplicity and efficiency of Ethernet switching.
In this thesis, the main research is designing a line card that can carrier the E1(2.048MHz)/T1(1.544MHz) data over Ethernet frame and use Ethernet switch to transmit the frame.

摘要
Abstract
第1章 簡介
 1.1 乙太網路
 1.2 分時多工(Time Division Multiplexing, TDM)
第2章 TDMoE 線路板架構
 2.1 線路卡架構簡介
 2.2 Ethernet Switch Chip簡介
 2.3 Line Interface Unit (LIU)
 2.4 Field Programmable Gate Array (FPGA)
 2.5 微處理器
 2.6 TDM信號封裝之原理
第3章 FPGA 電路設計
 3.1 簡介
 3.2 FPGA Interface
 3.3 FPGA內部模組之架構
 3.4 FPGA內部電路之功能模組
  3.4.1 Clock regulation模組
  3.4.2 Mux_MAC_Nibble模組
  3.4.3 Mux_FrameType_Nibble模組
  3.4.4 MII RX模組
  3.4.5 MII TX模組
  3.4.6 CCITT-32模組
  3.4.7 CRC_Gen模組
  3.4.8 SerParallel模組
  3.4.9 LIU RX模組
  3.4.10 ParallelSer模組
  3.4.11 LIU TX模組
  3.4.12 Memory Monitor模組
  3.4.13 μP Access Interface模組
  3.4.14 Golden Finger Interface模組
  3.4.15 TDMoE模組
第4章 驗証與測試
 4.1 驗証與測試之步驟與方法
 4.2 Frame Generator模組之功能驗証
 4.3 Frame Detector模組之功能驗証
 4.4 LIU RX模組之功能驗証
 4.5 LIU TX模組之功能驗証
 4.6 CRC Generator模組之功能驗証
 4.7 Clock模組之功能驗証
 4.8 整合測試
第5章 結論
參考資料
附錄A

[1] ADM6996L Ethernet Switch Controller Datasheet
[2] Intel LXT332 Datasheet
[3] Xilinx Spartan 2 FPGA Family Datasheet
[4] Winbond W77E58 DataSheet
[5] 電腦網路 蔡明志 譯 東華出版社
[6] VHDL與數位邏輯設計 唐佩忠 著 高立出版社
[7] IEEE Std 802.3, 2000

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關論文
 
系統版面圖檔 系統版面圖檔