臺灣博碩士論文加值系統

摘要
近年來由於積體電路製程技術的進步，電路操作的工作電壓也隨之越來越低，但基於實際應用的考量，並不是每個電路皆會降低其工作電壓，因此在IC間的工作電壓有可能是不相同的，故在IC間訊號的傳遞上會有混合電壓雙向緩衝器來作為介面的需要。
在本論文裡提出了一個混合電壓的輸入輸出緩衝器來作為這方面的應用，使得IC間訊號的傳遞不會有由於傳統輸出輸入緩衝器的漏電路徑所造成的額外功率消耗及電晶體可靠度的問題發生。電路的特性上所提出的電路在上升時間與平均功率延遲乘積上的改善分別為20%與10 %。
另一方面，由於輸入輸出緩衝器在操作時的大電流產生的雜訊勢必將影響到電路的操作，因此本論文裡也提出了一個低雜訊的混合電壓輸入輸出緩衝器來改善操作時產生的切換雜訊。

Abstract
With the advancement of the semiconductor processing technology, the supply voltage of integrated circuits (IC) is getting lower. However, not all circuits would lower their supply voltage due to practical reasons. Therefore, a mixed-voltage input/output buffer is required for the applications in the signal transmission among the different supply voltage integrated circuits.
In this thesis, a mixed-voltage input/output buffer is presented for the applications. In the proposed circuit, both the problems of the reliability and leakage current are completely overcome. Based on simulation results and comparisons, the improvements in rise-time and power-delay product are 20% and 10%, respectively.
On the other hand, the switching-noise from the large current when the circuit is operating may influence the circuit operation. Therefore, in this thesis, a low noise mixed-voltage input/output buffer is also presented to improve the switching-noise.

目 錄
指導教授推薦書
口試委員會審定書
授權書………………………………………………………………………………- iii -
誌謝…………………………………………………………………………………- iv -
中文摘要……………………………………………………………………………- v -
英文摘要……………………………………………………………………………- vi -
目錄…………………………………………………………………………………- vii -
圖目錄………………………………………………………………………………- xi -
表目錄………………………………………………………………………………- xv -
第一章 緒論………………………………………………………………………- 1 -
1.1研究背景……………………………………………………………………- 1 -
1.2研究動機……………………………………………………………………- 3 -
1.3論文架構……………………………………………………………………- 4 -
第二章 傳統電路的架構與分析……………………………………………- 5 -
2.1 傳統雙向緩衝器…………………………………………………………- 5 -
2.1.1工作原理……………………………………………………………- 5 -
2.1.2 設計要求……………………………………………………………- 6 -
2.1.3傳統雙向緩衝器應用到不同電壓介面的問題……………- 10 -
2.2現有混合電壓介面雙向緩衝器………………………………………- 12 -
2.2.1現有混合電壓介面雙向緩衝器一……………………………- 12 -
2.2.2現有混合電壓介面雙向緩衝器二……………………………- 14 -
2.2.3現有混合電壓介面雙向緩衝器三……………………………- 18 -
2.2.4現有混合電壓介面雙向緩衝器四……………………………- 23 -
2.2.5現有混合電壓介面雙向緩衝器五……………………………- 24 -
2.3 結論…………………………………………………………………………- 28 -
第三章 混合電壓介面雙向緩衝器之設計………………………………- 30 -
3.1設計要求…………………………………………………………………- 30 -
3.2所提出之混合電壓介面雙向緩衝器電路架構…………………- 31 -
3.2.1工作原理………………………………………………………………- 33 -
3.3功能驗證與模擬…………………………………………………………- 38-
3.4 結論…………………………………………………………………………- 43 -
第四章 效能與特性之比較…………………………………………………- 44 -
4.1各電路的模擬結果與比較……………………………………………- 44 -
4.1.1 輸出模式………………………………………………………- 47 -
4.1.2 輸入模式………………………………………………………- 66 -
4.2佈局及模擬…………………………………………………………………-74 -
4.2.1 佈局…………………………………………………………………-74 -
4.2.2 佈局後模擬(post-simulation) …………………………………- 75 -
4.3 結論…………………………………………………………………………- 77 -
第五章 低雜訊輸出緩衝器架構分析……………………………………- 78 -
5.1切換雜訊……………………………………………………………………- 78 -
5.1.1改善方法…………………………………………………………- 80 -
5.2現有低雜訊輸出緩衝器…………………………………………………- 80 -
5.2.1現有低雜訊輸出緩衝器之一…………………………………- 80 -
5.2.2現有低雜訊輸出緩衝器之二…………………………………- 81 -
5.2.3現有低雜訊輸出緩衝器之三…………………………………- 82 -
5.2.4現有低雜訊輸出緩衝器之四…………………………………- 84 -
5.2.5現有低雜訊輸出緩衝器之五…………………………………- 85 -
5.3結論…………………………………………………………………………- 86 -
第六章 低雜訊混合電壓雙向緩衝器之設計……………………………- 87 -
6.1設計需求……………………………………………………………………- 87 -
6.2低雜訊混合電壓雙向緩衝器…………………………………………- 88 -
6.2.1工作原理…………………………………………………………- 89 -
6.3功能驗證、模擬與比較……………………………………………………- 91-
6.4佈局及模擬…………………………………………………………………- 99 -
6.4.1佈局…………………………………………………………………- 99 -
6.4.2佈局後模擬(post-simulation) ……………………………- 100 -
6.5佈局考量…………………………………………………………………-102 -
6.5.1閂鎖現象…………………………………………………………- 102 -
6.5.2閂鎖保護…………………………………………………………- 103 -
6.6結論………………………………………………………………………- 104 -
第七章 總結…………………………………………………………………- 105 -
參考文獻…………………………………………………………………………- 106 -
附件 英文稿…………………………………………………………………- 109 —
圖 目 錄
圖1.1 不同電壓的IC間資料傳遞示意圖…………………………………………- 2 -
圖2.1 傳統輸出輸入緩衝器………………………………………………………- 6 -
圖2.2 CMOS反相器………………………………………………………………- 8 -
圖2.3 CMOS反向器逆向偏壓二極體電流路徑……………………………………- 8 -
圖2.4 傳統輸出輸入緩衝器應用在混合電壓介面………………………………- 10 -
圖2.5 混合電壓介面雙向緩衝器一………………………………………………- 13 -
圖2.6 混合電壓介面雙向緩衝器二………………………………………………- 14 -
圖2.7 混合電壓介面雙向緩衝器二在輸出模式…………………………………- 15 -
圖2.8 混合電壓介面雙向緩衝器二在輸入模式…………………………………- 16 -
圖2.9 混合電壓介面雙向緩衝器三………………………………………………- 19 -
圖2.10 混合電壓介面雙向緩衝器三在輸出模式…………………………………- 20 -
圖2.11 混合電壓介面雙向緩衝器三在輸入模式…………………………………- 21 -
圖2.12 混合電壓介面雙向緩衝器四………………………………………………- 23 -
圖2.13 混合電壓介面雙向緩衝器五………………………………………………- 25 -
圖2.14 混合電壓介面雙向緩衝器五輸出模式……………………………………- 26 -
圖2.15 混合電壓介面雙向緩衝器五輸入模式……………………………………- 27 -
圖3.1 本論文所提出之混合電壓介面雙向緩衝器之一…………………………- 32 -
圖3.2 所提出之混合電壓介面雙向緩衝器電路在輸出模式……………………- 34 -
圖3.3 所提出之混合電壓介面雙向緩衝器電路在輸入模式……………………- 37 -
圖3.4 所提出之混合電壓介面雙向緩衝器電路模擬環境………………………- 38 -
圖3.5 混合電壓介面雙向緩衝器操作在輸出模式時模擬波形圖………………- 39 -
圖3.6 所提出之混合電壓介面雙向緩衝器電路模擬環境………………………- 40 -
圖3.7 混合電壓介面雙向緩衝器操作在輸入為高電壓模式時模擬圖…………- 42 -
圖3.8 混合電壓介面雙向緩衝器操作在輸出與輸入間切換時PAD上的訊號變化
……………………………………………………………………………- 43 -
圖4.1 典型混合電壓介面雙向緩衝器之模擬電路圖(prior art 1) ………… -44 -
圖4.2 典型混合電壓介面雙向緩衝器之模擬電路圖(prior art 2) ………… - 45 -
圖4.3 典型混合電壓介面雙向緩衝器之模擬電路圖(prior art 3) ………… - 45 -
圖4.4 典型混合電壓介面雙向緩衝器之模擬電路圖(prior art 4) ………… - 46 -
圖4.5 各個電路的上升波形圖……………………………………………………- 48 -
圖4.6 各個電路的WELL電位變化情形波形圖…………………………………- 48 -
圖4.7 各個電路在不同負載下的功率消耗………………………………………- 50 -
圖4.8 各個電路在不同負載下的上升時間………………………………………- 51 -
圖4.9 各個電路在不同負載下的上升時間延遲…………………………………- 52 -
圖4.10 各個電路在不同負載下的平均功率延遲積………………………………- 53 -
圖4.11 各個電路的上升波形圖……………………………………………………- 54 -
圖4.12 各個電路的WELL電位變化情形波形圖………………………………- 55 -
圖4.13 各個電路在不同負載下的功率消耗……………………………………- 56 -
圖4.14 各個電路在不同負載下的上升時間………………………………………- 57 -
圖4.15 各個電路在不同負載下的上升時間延遲…………………………………- 58 -
圖4.16 各個電路在不同負載下的平均功率延遲積………………………………- 59 -
圖4.17 不各個電路操作在1V工作電壓時的上升波形圖………………………- 60 -
圖4.18 各個電路的WELL電位變化情形波形圖…………………………………- 61 -
圖4.19 各個電路在不同負載下的功率消耗………………………………………- 62 -
圖4.20 各個電路在不同負載下的上升時間………………………………………- 63 -
圖4.21 各個電路在不同負載下的上升時間延遲…………………………………- 64 -
圖4.22 各個電路在不同負載下的平均功率延遲積………………………………- 65 -
圖4.23 各個電路在輸入模式下WELL電位的變化情形………………………- 67 -
圖4.24 proposed電路在輸入模式下主要節點電位變化情形……-……………- 68 -
圖4.25 prior art 1電路在輸入模式下主要節點電位變化……………………- 68 -
圖4.26 prior art 2電路在輸入模式下主要節點電位變化………………………-69 -
圖4.27 prior art 3電路在輸入模式下主要節點電位變化……………………- 69 -
圖4.28 prior art 4電路在輸入模式下主要節點電位變化……………………- 70 -
圖4.29 傳統電路模擬電路圖…………………………………………………- 70 -
圖4.30 各電路漏電流大小比較圖…………………………………………………- 71 -
圖4.31 各個電路在輸入模式下WELL電位的變化情形…………………………- 72 -
圖4.32 各電路漏電流大小比較圖…………………………………………………- 73 -
圖4.33 所提出電路之佈局圖………………………………………………………- 74 -
圖4.34 所提出之電路佈局後模擬的輸出波形，操作在輸出模式………………- 76 -
圖4.35 所提出之電路佈局後模擬的輸出波形，操作在輸入模式……………- 76 -
圖5.1 實際電路的連接情形………………………………………………………- 78 -
圖5.2 現有低雜訊輸出緩衝器之一………………………………………………- 81 -
圖5.3 現有低雜訊輸出緩衝器之二………………………………………………- 82 -
圖5.4 現有低雜訊輸出緩衝器之三………………………………………………- 83 -
圖5.5 現有低雜訊輸出緩衝器之四………………………………………………- 84 -
圖5.6 現有低雜訊輸出緩衝器之五………………………………………………- 85 -
圖6.1 所提出之低雜訊混合電壓雙向緩衝器……………………………………- 89 -
圖6.2 低雜訊混合電壓介面雙向緩衝器電路模擬環境…………………………- 92 -
圖6.3 原始電路的模擬波形圖……………………………………………………- 93 -
圖6.4 圖2.4電路的模擬波形圖…………………………………………………- 93 -
圖6.5 圖2.7電路的模擬波形圖…………………………………………………- 94 -
圖6.6 圖2.9電路的模擬波形圖…………………………………………………- 94 -
圖6.7 所提出之混合電壓緩衝器與所提出之低雜訊混合電壓緩衝器輸出波形比較圖…………………………………………………………………………- 95 -
圖6.8 所提出之混合電壓緩衝器與所提出之低雜訊混合電壓緩衝器電流波形比較圖………………………………………………………………………… - 95 -
圖6.9 不同比例所造成的輸出波形………………………………………………- 96 -
圖6.10 不同比例所造成的電流變化波形…………………………………………- 97 -
圖6.11 輸入模式下主要節點電位變化情形………………………………………- 98 -
圖6.12 所提出電路之佈局圖……………………………………………………… - 99 -
圖6.13 操作在輸出模式時的輸出波形比較………………………………………-100 -
圖6.14 操作在輸出模式時暫態電流波形比較……………………………………-101 -
圖6.15 輸入模式下主要節點電位變化情形………………………………………-101 -
圖6.16 CMOS製程中的寄生元件及其等效電路……………………………………-102 -
圖6.17 加入防護圈之模型…………………………………………………………-104 -
表 目 錄
表2.1 各電路與預期電路比較表……………………………………………-29 -
表3.1 混合電壓介面雙向緩衝器操作在輸出模式時之模擬數據整理……-40 -
表4.1 模擬環境………………………………………………………………-47 -
表4.2 proposed電路與現有電路的量化結果與改善程度…………………-49 -
表4.3 proposed電路與現有電路的量化結果與改善程度…………………-55 -
表4.4 proposed電路與現有電路在1V工作電壓下的量化結果與改善程度
…………………………………………………………………………-61 -
表4.5 各電路平均漏電流的量化果…………………………………………-72 -
表4.6 各電路平均漏電流的量化果…………………………………………-74 -
表4.7 所提出之電路操作在輸出模式時之模擬數據整理…………………-75 -
表6.1 模擬環境………………………………………………………………-92 -
表6.2 比例為1:1與1:3時各參數量化結果比較…………………………-96 -
表6.3 各參數量化結果………………………………………………………-100 -

參考文獻
[1] B. Henderson et al., “5 volt compatibility with 3.3 volt only CMOS ASICs,’’ Microelectronics J., vol. 23, pp. 577-580, 1992.
[2] M. Assar et al., “CMOS low power mixed voltage bidirectional I/O buffer,’ US Patent #5,300,835, Apr. 1994.
[3] M. Pelgrom and E. Dijkmans, “A 3/5 V Compatible I/O Buffer,” IEEE J. Solid-State Circuits, vol. 30, pp. 823-825, July 1995.
[4] D. -Y. Chen, “Design of a mixed 3.3 V and 5 V PCI I/O buffer,” 2nd International Conference on ASIC, pp. 336-339, October 1996.
[5] H. -C. Chow, “Bidirectional buffer for mixed voltage applications,” Proceedings of the 1999 IEEE International Symposium on Circuits and Systems, vol. 1, pp. 270-273, May 1999.
[6] M. -D. Ker and C. -S. Tsai, “Design of 2.5 V/5 V mixed-voltage CMOS I/O buffer with only thin oxide device and dynamic N-well bias circuit,” Proceedings of the 2003 International Symposium on Circuits and Systems, vol. 5, pp. 97-100, May 2002.
[7] G. P. Singh and A. B. Salem, “High-Voltage-Tolerant I/O Buffers with Low-Voltage CMOS Process,” IEEE J.Solid-State Circuits, vol. 34, pp. 1512-1525, November 1999.
[8] B. Heim et al., “CMOS output driver which can tolerate an output voltage greater than the supply voltage without latchup or increased leakage current”, US patent#5,451,889, Sep. 1995.
[9] Gajendra P. Singh and Aoul B. Salem, “High-Voltage-Tolerant I/O Buffers with Low-Voltage CMOS Process,” IEEE J. Solid-State Circuits, vol. 34, pp. 1512-1525, November 1999.
[10] M. Takahashi et al., “3.3V-5V compatible I/O circuit without thick gate oxide,” Proc. of IEEE CICC, pp. 23.3.1-4, May 1992.
[11] Maheshwari and Sanjeev Kumar, “Interface circuit for mixed voltage I/O buffer to provide gate oxide protection”, US patent#6,417,696 Jul. 2002.
[12] H. -C. Chow, “CCL Technical Journal”, 第52期, pp.72-77,1996.
[13] Borkar and Shekhar, “Output driver with static and transient parts”, US patent#5,063,308, Nov. 1991
[14] Walters, Jr. and Donald M., “Full-level, fast CMOS output buffer”, US patent#4,825,101, Apr. 25, 1989
[15] Yamamoto and Yoshinori. “Low noise output buffer circuit”, US patent#5,672,983, Sep. 30, 1997
[16] Wong and Anthony Y., “High-speed CMOS buffer with controlled slew rate”, US patent#4,987,324, Jan. 22, 1991
[17] Chan and King W., “High-speed, high-drive output buffer circuits with reduced ground bounce”, US patent#4,820,942, Apr. 11, 1989
[18] Shiu-Jin Fu and Chun-Li, “High speed, low noise output buffer”, US patent#5,760,634, Jun. 2 1998
[19] A. -J. Annema, G.J.G.M. Geelen, and P.C. de Jong, “5.5-V I/O in a 2.5-V 0.25-μm CMOS technology,” IEEE Journal of Solid-State Circuits, vol. 36, pp. 538-538, March 2001.
[20] B. Razavi, “Design of Analog CMOS Integrated Circuits,” International Edition Reading, 2001.
[21] N. H. E. Weste and K. Eshragrian, “Principles of CMOS VLSI Design,” 2nd ed. Reading, MA：Addison Wesley, 1993.
[22] Jan M. Rabaey, Anatha Chandrakasan, and Borivoje Nikolić, “Digital Integrated Circuits,” Pearson Education, Inc., Second Edition, pp. 677, 2003.
[23] S-M Kang and Y. Leblebigi, “CMOS Digital Integrated Circuits: Analysis and Design,” New York: McGraw-Hill, 1999.
[24] Mehrdad Nourani, Member IEEE and Amir R. Attarha, “Detecting Signal-Overshoots for Reliability Analysis in High-Speed System-on-Chips,” IEEE Transactions on Reliability, vol. 51, pp. 494-504, December 2002.
[25] Schmitt, Jonathan A., Eklund, and Eric W., “Integrated circuit I/O buffer with series P-channel and floating well”, US patent#6,300,800, Oct. 2001.
[26] Veendrick and H.J.M., “Short-circuit dissipation of static CMOS circuitry and its impact on the design of buffer circuits,” Solid-State Circuits, IEEE Journal of , vol. 19, pp. 468 —473, Aug 1984
[27] H. -C. Chow, “CCL Technical Journal”, 第42期, pp.16-23, 1995.
[28] K. Bult, “Analog broadband communication circuits in pure digital deep sub-nicron CMOS,” in Dig. Tech. Papers Int. Solid-State Circuits Conf, pp 76-77,1999.
[29] Che-Hao Chuang and M. -D. Ker, “Design on mixed-voltage-tolerant I/O interface with novel tracking circuits in a 0.13um CMOS technology,” Proceedings of the 2004 International Symposium on Circuits and Systems