(3.236.100.6) 您好!臺灣時間:2021/04/24 01:35
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:黃大榮
研究生(外文):Da-Rong Huang
論文名稱:無線區域網路及數位電視寬頻調諧器之差動CMOSRFIC的設計研究
論文名稱(外文):Research on Differential CMOS RFICs for WLAN and DTV Broadband RF Tuner Applications
指導教授:莊惠如莊惠如引用關係
指導教授(外文):Huey-Ru Chuang
學位類別:碩士
校院名稱:國立成功大學
系所名稱:電機工程學系碩博士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:99
中文關鍵詞:混波器低雜訊放大器無線區域網路數位電視調諧器
外文關鍵詞:LNAmixerWLANDTV tuner
相關次數:
  • 被引用被引用:7
  • 點閱點閱:271
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:63
  • 收藏至我的研究室書目清單書目收藏:0
  本論文分為兩大部分,第一部分是研製應用於802.11a WLAN接收機之5.7GHz CMOS差動低雜訊放大器及雙平衡式混波器RFIC。第二部分是研製應用於數位電視射頻調諧器的CMOS射頻前端(75Ω系統)RFIC,包括寬頻可調增益差動低雜訊放大器及寬頻雙平衡式混波器。研製之RFIC均使用TSMC 0.18μm 1P6M CMOS製程,晶片量測皆採用打鎊線至PCB測試板上進行。
  5.7GHz可調增益差動低雜訊放大器量測所得增益可由11.8dB調整至0dB,雜訊指數小於4.5dB,input P1dB為-14dBm;雙平衡混波器量測所得轉換損耗為8.6dB,雜訊指數為14.3dB,input P1dB為3dBm。
數位電視射頻調諧器的40~900MHz寬頻可調增益差動低雜訊放大器,在輸入及輸出使用50轉75Ω之阻抗轉換衰減器及平衡器以轉換成50Ω單端系統來量測。論文介紹兩種不同調整增益方式設計之LNA RFIC,以改變源極退化(source degeneration)來調整增益並增加線性度LNA電路的設計量測結果為;增益可由20.8±1.6調整至-15.5±2.8dB,雜訊指數小於4.5dB,input P1dB@high-/low-gain mode為-19.8~-22.7/-11~-13.6dBm。寬頻雙平衡混波器量測結果為,轉換損耗為2.8±1dB,雜訊指數為12.9~16.7dB,input P1dB為-1.9~-3.8dBm。要注意的是,混波器為考量到下一級之SAW filter之輸入阻抗,而將IF輸出阻抗設計為200Ω;但量測儀器為50Ω單端系統,故在混波器IF端接上balun來量測,與模擬相比較,推斷轉換增益若在真正的使用環境下(200Ω IF-load)可能會提高約6dB左右。整合低雜訊放大器及混波器為單一晶片之40~900MHz射頻前端RFIC的量測結果為,增益約17.5±2.9dB(with 50ΩIF-load),雜訊指數小於6.7dB,input P1dB 約-24~-20.6dBm。16QAM OFDM數位調變之量測結果為,EVM = 0.8/0.7/0.7% @ 40/500/900MHz,靈敏度約為-90.7dBm(@code-rate=1/2)及 -85.6dBm(@code-rate=7/8)。
  另外本論文設計之一全積體化2.4/5.7GHz同時共用雙頻帶CMOS差動低雜訊放大器及一5.7GHz WLAN CMOS射頻接收機晶片(包括低雜訊放大器、混波器、頻率合成器)的模擬結果置於附錄中。
  This thesis presents the research on differential CMOS RFICs for the 5GHz 802.11a WLAN receiver and DTV RF tuner applications. The RFICs are fabricated by a TSMC standard 0.18μm CMOS process. The circuit measurement is performed using a FR-4 PCB test fixture. The 5GHz receiver CMOS RF front-end includes a differential LNA with gain control and a double-balanced mixer. The RF (5.725 to 5.825 GHz) is downconverted to a 480 MHz IF. The LNA exhibits a gain of 11.8dB, noise figure less than 4.5dB, input P1dB of -14dBm, and gain tuning range of 11.8 dB. The power consumption is 19.8 mW at VDD = 1.8 V. The mixer exhibits a conversion loss of 8.6dB, noise figure of 14.3dB, and input P1dB of 3dBm. The power consumption is 5.4 mW at VDD = 1.8 V.
  The broadband CMOS differential RFIC for the DTV tuner RF front-end includes a broadband differential LNA (BDLNA) with gain control and a broadband double-balanced mixer. The RF frequency to the DTV tuner ranging from 40 to 900MHz is up-converted to a 1220MHz 1st IF. The BDLNA (40 to 900MHz) is designed with 75Ω/75Ω differential input/output impedance and exhibits a gain of 20.8±1.6dB, noise figure less than 4.5dB, input P1dB@high-/low-gain mode of -19.8~ -22.7/-11~-13.6dBm, and gain tuning range of about 36 dB. The power consumption is 43.2 mW at VDD = 1.8 V. The broadband mixer exhibits a conversion loss of 2.8±1dB, noise figure of 12.9~16.7dB and input P1dB of -1.9~-3.8dBm. The power consumption is 7.2 mW at VDD = 1.8 V. It is noted that the IF output is designed with a 200Ω load to accommodate the input impedance of the IF SAW filter. Since the measurement is performed with a 50Ω system, compared with the simulation result, the conversion gain of the mixer may increase for about 6 dB when connected to a 200Ω IF load. The integrated RF front-end chip exhibits a conversion gain of 17.5±2.9dB, noise figure less than 6.7dB, input P1dB of -24~-20.6dBm. As indicated, the conversion gain may increase for about 6 dB when the chip is connected to a 200Ω IF load. With a 16-QAM emulated WLAN OFDM digital signal (data rate=36Mbps, BW=20MHz), the measured EVM is 0.8/0.7/0.7% @ 40/500/900MHz, respectively. From the measured EVM values, the sensitivity is determined to be about -90.7dBm (@code-rate=1/2) and -85.6dBm (@code-rate=7/8).
第一章 緒論 Introduction 1
1.1 無線區域網路研究背景 1
1.2 數位電視系統研究背景 2
1.3 論文架構 4

第二章 5.7GHz CMOS超外差射頻接收機RFIC設計 5
2.1 架構規劃 5
2.1.1 超外差接收機(Super-Heterodyne Receiver) 5
2.1.2 直接降頻接收機(Direct-Conversion Receiver) 6
2.1.3 中頻頻率考量 8
2.2 5.7 GHz CMOS差動可調增益低雜訊放大器 10
2.2.1 低雜訊放大器(LNA)基本架構 10
2.2.2 疊接低雜訊放大器( cascode LNA) 11
2.2.3 CMOS低雜訊放大器雜訊模型 12
2.2.4 最佳電晶體寬度選擇 14
2.2.5 設計流程 16
2.2.6 模擬與量測結果 18
2.3 CMOS混波器 23
2.3.1 CMOS混波器原理 24
2.3.2 5.7GHz CMOS雙平衡混波器設計 29
2.3.3 模擬與量測結果 33
2.3.4 結果討論 36

第三章 40~900MHz寬頻可調增益差動低雜訊放大器RFIC 37
3.1 TV 系統簡介 37
3.1.1 類比與數位電視訊號簡介 37
3.1.2 TV tuner IC系統架構簡介 39
3.1.3 設計電路規格 41
3.2 散射參數(S parameter) 42
3.2.1 單端S參數(single-ended S-parameter) 42
3.2.2 混合式S參數(mixed-mode S-parameter) 43
3.3 電路設計(1) 47
3.3.1 架構簡介 47
3.3.2 設計流程 48
3.3.3 模擬與量測結果 50
3.3.4 結果討論 54
3.4 電路設計(2):改變源極退化以調整增益/增加線性度 54
3.4.1 模擬與量測結果 56
3.4.2 結果討論 59

第四章 40~900MHz寬頻混波器及數位電視調諧器射頻前端RFIC 60
4.1 40~900MHz寬頻混波器 60
4.1.1 電路架構考量 60
4.1.2 設計流程 60
4.1.3 模擬與量測結果 61
4.1.4 結果討論 65
4.2 數位電視調諧器之射頻前端RFIC 66
4.2.1 電路架構考量 66
4.2.2 模擬與量測結果 66
4.2.3 結果討論 75

第五章 結論 76

參考文獻 78
[1] IEEE Std 802.11a/D7.0-1999, “Part11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications: High-speed Physical Layer in the 5GHz Band.”
[2] ETSI, “Broadband Radio Access Networks (BRAN); HIPERLAN type 2 technical specification; Physical (PHY) layer,” Aug. 1999.
[3] http://www.cts.com.tw/dtv/about.htm
[4] S. Birleson et al., “Silicon single-chip television tuner technology,” ICCE Conference, pp. 38-39, June 2000.
[5] Larry Connell et al., “A CMOS broadband tuner IC,” ISSCC Digest of Technical Papers, vol. 2, pp. 324-529, Feb. 2002.
[6] Curtis Ling et al., “A low-power integrated tuner for cable-telephony applications,” ISSCC Digest of Technical Papers, vol. 1, pp. 330-471, Feb. 2002.
[7] Data sheet of SL2610, Zarlink Semiconductor, March 2004.
[8] 袁杰,高頻通信電路設計-振盪電路相鎖環路及頻率合成器,全華書局,民國八十三年。
[9] 廖哲宏,應用於IEEE 802.11a WLAN之5.7GHz CMOS射頻接收機及功率放大器RFICs,國立成功大學電機工程研究所碩士論文,民國九十二年。
[10] B. Razavi, et al. “Impact of distributed gate resistance on the performance of MOS devices,” IEEE Trans. Circuit and System I., vol.41, pp750-754, Nov. 1994.
[11] CIC教育訓練課程,Design of RF CMOS IC,民國九十一年。
[12] D. K. Shaeffer and T. H. Lee, “A 1.5-V 1.5-GHz CMOS Low Noise Amplifier,” IEEE J. of Solid-State Circuits, vol.32, No. 5, pp. 745-759, May 1997.
[13] T. H. Lee, The Design of CMOS Radio-frequency Integrated Circuits, Cambridge University Press, 1998.
[14] 黃秋皇,應用於IEEE 802.11b/g無線區域網路之2.4GHz CMOS射頻接收機,國立成功大學電機工程研究所碩士論文,民國九十二年。
[15] Stephen Wu and Behzad Razavi, ”A 900MHz/1.8GHz Receiver for Dual-Band Applications,” IEEE J. Solid-State Circuit, Vol.33, No.12, pp2178-2185, December 1998.
[16] Behzad Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001.
[17] Robert R. Rotzoll, Allen, and Tex, “Highly integrated television tuner on a single microcircuit,” US patent 5,737,035, Apr. 1998.
[18] 張家豪,應用於數位電視調諧器雙工器與寬頻放大器之研究,國立交通大學電信工程學系碩士論文,民國九十二年。
[19] http://www.maxim-ic.com/appnotes.cfm/appnote_number/808
[20] Terry Edwards, Foundations for Microstrip Circuit Design, Wiley, 1991.
[21] D. E. Bockelman and W. R. Eisenstadt, “Combined differential and common-mode scattering parameters: theory and simulation,” IEEE Trans. Microwave Theory Tech., vol. 43, pp.1530-1539, July 1995.
[22] C. D Hull and G. B. Mayer, “Principle of monolithic wideband feedback amplifier design,” International Journal of High Speed Electronics, vol. 3, pp.53-93, Feb. 1992.
[23] David A. Johns and Ken Martin, Analog Integrated Circuits Design, Wiley, 1997.
[24] F. T Chien and Y.J. Chan, “Bandwidth enhancement of transimpedance amplifier by capacitive-peaking design,” IEEE J. Solid-State Circuits, vol. 34, pp. 1167-1170, Aug. 1999.
[25] Y. C. Chen and S. S. Lu, “Analysis and design of CMOS broadband amplifier with dual feedback loops,” ASIA-PACIFIC Conference on ASICs, Aug. 6-8, 2002.
[26] 周志遠,陸地數位電視廣播系統射頻接收調諧器之研製,國立中山大學電機工程研究所碩士論文,民國九十三年。
[27] 張凱貿,適用於WLAN和WCDMA雙模系統之可重置性射頻收發模組之系統模擬與其CMOS低雜訊放大器之設計,國立中正大學電機工程研究所碩士論文,民國九十三年。
[28] ETSI, “Digital Video Broadcasting (DVB); Framing structure, channel coding and modulation for digital terrestrial television (DVB-T)”, ETS 300 744, 1997.
[29] Peter Vizmuller, RF Design Guide: system, circuit and equations, Artech House, 1995.
[30] H. Hashemi and A. Hajimiri, “Concurrent dual-band CMOS low noise amplifiers and receiver architechtures,“ 2001 Symposium on VLSI Circuits Digest of Technical papers, pp.247-250, June 2001.
[31] H. Hashemi and A. Hajimiri, “Concurrent multiband low-noise amplifiers-theory, design, and applications,” IEEE Transactions onnnMicrowave Theory and Techniquesn, vol.50, No. 1, pp. 288-301, Jan. 2002.
[32] 郭信宏,應用於802.11 WLAN之2GHz及5GHz CMOS頻率合成器RFIC之設計研究,國立成功大學電機工程研究所碩士論文,民國九十三年。
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 51.陳木在,我國金融管理-兼談基層金融管理,存款保險資訊季刊第5卷第4期,1992年6月
2. 56.梁成金,我國金融監理之檢討與展望,華信金融季刊第2期
3. 47.陳曉玫,美國金融監理機關整合計畫,存款保險資訊季刊第7卷第3期,1994年3月
4. 46.陳春山、鄭少珏,日本公司治理相關法制之改造,證券暨期貨管理,第21卷第6期,2003年6月
5. 53.殷乃平,金融監理的一些新觀念,華信金融季刊第十六期,頁48
6. 42.商景明,兩岸金融監理體制之變革與比較,存款保險資訊季刊第17卷第3期,2004年3月
7. 41.郭秋榮,主要國家金融監理制度變革及其對我國之啟示-兼論我國規劃的行政院金融監督管理委員會,經濟研究第二期,2002年3月
8. 39.許振明,由金融自由化與國際化的過程談金融監理,國家政策論壇第1卷第8 期,2001年10月
9. 35.周大慶,東南亞金融危機的回顧與展望,金融研訓季刊,1998年1月
10. 34.林金榮,試析民間會計師參與金融檢查之法律性質,法令月刊第53卷第7期
11. 28.林維義,從加拿大存款保險制度談金融監理改制,存款保險資訊季刊第11卷第4期,1998年6月
12. 27.林維義,從金融風險管理談我國存款保險建制之績效(下),中國商銀月刊第17卷第11期,1998年11月
13. 26.林維義,從金融風險管理談我國存款保險建制之績效(上),中國商銀月刊第17卷第10期
14. 25.林維義,金融預警制度之建立對強化金融監理與存保機制功能之探討,存款保險資訊季刊第13卷第3期,2000年3月
15. 22.李吉民,淺談金融重建基金及本行受讓四家信用合作社後之省思,今日合庫第328期,91年4月
 
系統版面圖檔 系統版面圖檔