跳到主要內容

臺灣博碩士論文加值系統

(44.192.22.242) 您好!臺灣時間:2021/08/05 13:11
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:王裕謙
研究生(外文):Yu-Chein Wang
論文名稱:以行為模型建立鎖相迴路之非理想現象的研究
論文名稱(外文):On Behavioral Modeling for Phase-Locked Loop Circuits with Non-Ideal Effects
指導教授:劉建男劉建男引用關係
指導教授(外文):Chien-Nan Liu
學位類別:碩士
校院名稱:國立中央大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:67
中文關鍵詞:鎖相迴路行為模型
外文關鍵詞:behavioral modelPLL
相關次數:
  • 被引用被引用:8
  • 點閱點閱:210
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在SoC(system-on-chip)的時代,隨著電路設計複雜度的增加,模擬所花費的時間也隨著增加,為了快速驗證設計者的電路,尤其是在混合電路的模擬上,許多努力都致力於將電路提高到行為層級描寫,以加快此設計流程。過去這幾年來,當設計者在發展類比電路或是混合信號電路的時候,SPICE電路模擬器一直都是最基本的設計與驗証工具,但是隨著半導體技術的不斷發展、推出市場的快速要求(time-to-market)……等等,傳統的SPICE模擬器再也無法滿足先進電路的設計需求了。此論文裡,我們提出了一套利用Verilog-A硬體描述語言建立PLL電路之行為模組的方法,並建立了一套標準的參數粹取流程,利用bottom-up(由下而上的)的驗證方式,將電路的非理想因素粹取出來,使得我們此PLL行為模組能更接近實際傳統的電晶體層級(transistor level)的模擬結果。最重要的,我們提出的這種回填參數的方法能適用於各種多變的PLL鎖相迴路電路,使它不受制於電路的架構與特性。
On Behavioral Modeling for Phase-Locked Loop Circuits with Non-Ideal Effects
摘要 i
論文目次 i
圖目錄 i
表目錄 i
第1章 序論 1
1.1 研究動機 1
1.2 論文組織 6
第2章 背景知識研讀 7
2.1 鎖相迴路(PLL)的原理 7
2.1.1系統架構介紹 7
2.1.2 相位頻率偵測器(Phase Frequency Detector) 8
2.1.3 電荷充放器(Charge Pump) 10
2.1.4 低通濾波器(Low Pass Filter) 11
2.1.5 壓控震盪器(Voltage Controlled Oscillator) 12
2.1.6 除頻器(Frequency Divider) ] 13
2.2 理想Verilog-A程式語言的PLL模組介紹 14
2.2.1 序論 14
2.2.2 相位頻率偵測器(PFD) 14
2.2.3 電荷充放器與低通濾波器(CP_LPF) 17
2.2.4 壓控震盪器(VCO) 22
2.2.5 除頻器(FD) 25
2.2.6 實驗模擬結果 28
2.2.7 行為模擬結果討論 30
2.3 探討其他行為模式建立擾動(Jitter)上的做法 32
第3章 非理想PLL的行為模式討論 34
3.1 序論 34
3.2 非理想擾動(Jitter)的來源 35
3.3 電路非理想因素討論與模擬結果 36
3.3.1 實驗種類的建立 36
3.3.2 相位頻率偵測器的非理想因素 38
3.3.3 電荷充放器與低通濾波器(CP_LPF)的非理想因素 40
3.3.4  總體參數粹取流程說明 42
第4章 模擬結果與分析 44
4.1 實驗一 44
4.1.1 Verilog-A的模擬結果 44
4.1.2 Hspice的模擬結果 45
4.1.3 模擬結果比較 45
4.2 實驗二 47
4.2.1 Verilog-A的模擬結果 47
4.2.2 Hspice的模擬結果 47
4.2.3 模擬結果比較 48
4.3 Cadence內建PLL模組之模擬結果比較及討論 49
第5章 結論與未來工作 52
參考文獻 54
[1]I. Martinez, P. Delatte and D. Flandre, “Characterization, simulation and modeling of PLL under irradiation using HDL-A,” Proceedings of the IEEE/ACM International Workshop on Behavioral Modeling and Simulation, Oct. 2000, Page(s): 57 –61
[2]K.W. Current, J.F. Parker and W.J. Hardaker, “On behavioral modeling of analog and mixed-signal circuits,” Signals, Systems and Computers, 1994. 1994 Conference Record of the Twenty-Eighth Asilomar Conference on , Volume: 1 , 31 Oct.-2 Nov. 1994 Page(s): 264 -268 vol.1
[3] F. Herzel and B. Razavi, “A study of oscillator jitter due to supply and substrate noise ,”Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on [see also Circuits and Systems II: Express Briefs, IEEE Transactions on] , Volume: 46 , Issue: 1 , Jan. 1999 Pages:56 - 62
[4]T. Murayama and Y. Gendai ,“A top-down mixed-signal design methodology using a mixed-signal simulator and analog HDL,” Design Automation Conference, 1996, with EURO-VHDL '96 and Exhibition, Proceedings EURO-DAC '96, European , 16-20 Sept. 1996 Pages:59 - 64
[5]B. De Smedt and G..Gielen , “Models for Systematic Design and Verification of Frequency Synthesizers,” Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on [see also Circuits and Systems II: Express Briefs, IEEE Transactions on] , Volume: 46 , Issue: 10 , Oct. 1999 Pages:1301 - 1308


[6]A. Demir, E. Liu, A.L. Sangiovanni-Vincentelli, and I. Vassiliou, “Behavioral simulation techniques for phase/delay-locked systems ,” Custom Integrated Circuits Conference, 1994., Proceedings of the IEEE 1994 , 1-4 May 1994
Pages:453 - 456
[7] OVI Verilog-A Language Reference Manual Revision Version 2.0, Jan.2000.
[8]AffirmaTM Verilog-A Language Reference, Product Version 4.4.6, Cadence Design Systems,Inc.
[9]CIC訓練課程 Verilog-A Training Manual, 國家晶片系統設計中心, February 2002.
[10]CIC訓練課程 Mixed-Signal IC Design Kit Training Manual, 國家晶片系統設計中心, Feb. 2002.
[11] I. Miller and T. Cassagnes, “Verilog-A and Verilog-AMS provides a new dimension in modeling and simulation,” Proceedings of the 2000 Third IEEE International Caracas Conference on Devices, Circuits and Systems, March 2000, Page(s): C49/1 -C49/6
[12] Behzad Razavi, Design of Analog CMOS Integrated Circuits, Chapter 15 “Phase-Locked Loops”.
[13] 黃清吉, “以回填法建立鎖相迴路之行為模型的研究,” 國立中央大學電機工程研究所碩士論文, June 2003.
[14] Jie Sun, M. Li and J. Wilstrup, “A demonstration of deterministic jitter (DJ) deconvolution,” Instrumentation and Measurement Technology Conference, 2002. IMTC/2002. Proceedings of the 19th IEEE , Volume: 1 , 21-23 May 2002 Pages:293 - 298 vol.1



[15] P. Acco, M.P. Kennedy, C. Mira, B. Morley and B. Frigyik, “Behavioral modeling of charge pump phase locked loops,” Proceedings of the ISCAS on Circuits and Systems, vol.1, June 1999, Page(s): 375 –378.
[16] A. Yufera and A. Rueda, “Studying the effects of mismatching and clock-feedthrough in switched-current filters using behavioral simulation,” IEEE Transactions on Circuits and Systems II: Analog and Digital Signal, vol.44, iss.12, Dec. 1997, Page(s): 1058 –1067.
[17] A. Fakhfakh, N. Milet-Lewis, J. Tomas and H. Levi, “Behavioural Modelling of phase noise and jitter in VCO with VHDL-AMS,” Circuits and Systems for Communications, 2002. Proceedings. ICCSC '02. 1st IEEE International Conference on , 26-28 June 2002 Pages:370 - 373
[18] M. Takahashi, K.Ogawa and K.S. Kundert, “VCO jitter simulation and its comparison with measurement,” Design Automation Conference, 1999. Proceedings of the ASP-DAC '99. Asia and South Pacific , 18-21 Jan. 1999
Pages:85 - 88 vol.1
[19] K.kundert, “Modeling and simulation of jitter in PLL frequency synthesizers,” white paper of Cadence Design System ,inc, 2001
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊