跳到主要內容

臺灣博碩士論文加值系統

(3.236.110.106) 您好!臺灣時間:2021/07/27 19:37
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:曾贏賞
研究生(外文):ying-sang tseng
論文名稱:一種靜態記憶合成方法的軟體設計
論文名稱(外文):Software Design of A Static Memory Synthesis Method
指導教授:李聰李聰引用關係
指導教授(外文):Tsung Lee
學位類別:碩士
校院名稱:國立中山大學
系所名稱:電機工程學系研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:53
中文關鍵詞:記憶合成記憶配置與指定
外文關鍵詞:memory synthesismemory allocation and assignment
相關次數:
  • 被引用被引用:0
  • 點閱點閱:70
  • 評分評分:
  • 下載下載:3
  • 收藏至我的研究室書目清單書目收藏:0
隨著製程技術的進步,在系統晶片中已可整合愈來愈多的嵌入式記憶於晶片內;記憶密集應用如影像處理和數位信號處理等的晶片設計裡通常需存取一定數量的陣列,而其記憶體系統設計亦將成為主要影響全系統之成本、效能與功率的關鍵。在本篇論文中,我們針對儲存陣列資料的記憶之記憶合成方法進行系統軟體的設計研究。

記憶合成工作考慮陣列資料之存取時間要求、功率要求與成本要求,運用陣列存取索引值之規則性,找出對便利這些陣列存取的有效記憶組織,並配置出各記憶模組內部所需的記憶架構。其設計方式為透過資料陣列在記憶模組上之重新排列與記憶模組資源配置的配合,增加記憶存取區域性以減少各記憶模組上的列存取次數(或位元線上的存取次數),以低記憶成本達成增進記憶系統效能與節省功率的目標。靜態記憶合成問題所針對的是一系統之所有迴圈計數與工作的執行均為產品設計前即固定的情況。

其設計流程的階段是在高階合成後,進行此記憶合成。記憶合成後需進行所需陣列存取地址產生之電路設計與功能模組處之記憶排程電路設計,再整合高階合成設計結果進行完整之邏輯電路合成。最後進行功能模組、邏輯電路模組、與記憶模組整合之實體合成,並期待產生符合設計要求的系統晶片設計。

我們設計的靜態記憶合成方法之軟體設計裡主要包含兩個主題:儲存記憶資料陣列之記憶系統的配置與指定與記憶系統設計的評量方法。我們針對這兩個主題所發展的記憶合成方法設計其實驗軟體,以進行實例的實驗。
Along with process technology advancement, we can integrate more and more on-chip memory in an SOC. Memory intensive applications, such as image processing and digital signal processing, usually access certain number of data arrays. Memory system designs for such systems can then critically influence cost, performance, and power of the resulting SOCs. In this thesis research, we focus on the software design of a memory synthesis method of data stored in arrays.

Memory synthesis task considers access time, power, and cost requirements of array data and utilize characteristics of indexing patterns of array accesses. It then derive the allocation of memory organizations and effective organizations of multiple data arrays mapped onto the allocated memory modules. Its design principle lies in the matching of data array reorganization and their assigned memory module resource allocation so as to enhance data access locality in the same memory rows and to reduce the number of row accesses (bit line accesses). Hence, we can achieve required power and performance goals with low memory system cost. Static memory synthesis solves memory synthesis problem with fixed loop count and tasks in prior of product design.

The memory synthesis task succeeds the high level synthesis task. It is then followed by the address generating circuit design task and the memory access scheduling circuit design task of the functional module side. These circuit designs can herein be combined with high level synthesis results to perform logic synthesis. Finally, we can perform physical synthesis of functional modules, logic circuit modules, and memory modules. It is thus expected to produce an SOC design satisfying overall design requirements.

The software design of the static memory synthesis method includes two main topics: memory allocation and module assignment for data arrays and the estimation method of a memory system design. In this research, we designed the experimental software for the memory synthesis method. We also planned experiments based upon real and synthetic design cases to validate the effectiveness of the static memory synthesis method.
致 謝 i
中 文 摘 要 ii
英 文 摘 要 iii
第一章 導 論 1
1.1 研究動機 1
1.2 記憶合成的介紹 2
1.2.1 使用暫存器的記憶合成 2
1.2.2 使用記憶模組的記憶合成 3
1.3 研究目的 5
1.4 論文架構 6
第二章 靜態記憶合成方法 7
2.1 記憶系統的介紹 7
2.2 記憶組織之資料存取區域性 8
2.2.1 頁模式存取動作 9
2.2.2 列緩衝器之架構 10
2.3 資料陣列之重新組織的情形與影響 11
2.3.1 資料陣列之重新組織的介紹 12
2.3.2 資料陣列之重新組織的行為 13
2.3.3 資料陣列重新組織的代表法 14
2.3.4 多資料陣列與記憶模組之對應 16
2.4 靜態記憶合成的問題定義 17
2.5 靜態記憶合成流程 20
第三章 記憶合成處理步驟 23
3.1 時程階段的分割 23
3.1.1 時程階段的介紹 23
3.1.2 調整記憶存取的鬆弛時間 24
3.1.3 分割全時程階段 26
3.2 初始化記憶合成 27
3.3 記憶體最佳化的移動方式 27
3.3.1 最佳化的移動原則與方法 28
3.3.2 模組分配移動 28
3.3.3 陣列組織移動 29
3.3.4 模組指定移動 31
第四章 記憶合成的評估模組 33
4.1 靜態記憶合成之總體評估 33
4.2 靜態記憶合成之功率評估 34
4.3 靜態記憶合成之成本評估 37
4.4 靜態記憶合成效能評估 40
4.4.1 效能評估的處理流程 40
4.4.2 列緩衝器的分配 41
4.4.3 記憶模組內存取的擁擠度計算 42
4.4.4 記憶存取時間計算 43
4.4.5 時程階段的執行時間計算 43
第五章 實驗規劃 47
5.1 軟體介紹 47
5.2 實驗規劃 47
5.2.1 測試資料 47
5.2.2 輸入資料的格式 48
5.3 實驗評量方法 49
第六章 結 論 51
參 考 文 獻 52
[1]T. LEE, Software Design of A Static Memory Synthesis Method, Internal Discussion Memo, CAD. Lab., Dept. of Electrical Engineering, National Sun Yat-Sen University, Kao Hsiung, Taiwan, 2004

[2]T. LEE & Y. S. TSENG, Software Design of A Static Memory Synthesis Method, Tech. Rep. No. CAD-04-02, CAD. Lab., Dept. of Electrical Engineering, National Sun Yat-Sen University, Kao-Hsiung, Taiwan, 2004

[3]F. BALASA. ET AL., “Background memory area estimation for multidimensional signal processing systems,” IEEE Trans. on VLSI Systems 3, 2, pages 157-172, June 1995.

[4]P. R. PANDA, “Memory Bank Customization and Assignment in Behavioral Synthesis,” Proc. of the IEEE/ACM Int. Conf. on Computer-Aided Design, pages 477–481, Nov. 1999.

[5]D. D. GAJSKI. ET AL., High Level Synthesis: Introduction to Chip and System Design, Kluwer Academic Publishers, Hingham, MA, 1992.

[6]G. CHAITIN. ET AL., “Register allocation via coloring,” Comput. Lang. 6, 1, pages 47–57, Jan. 1981.

[7]A. AHO ET AL., Compilers: Principles, Techniques, and Tools, Addison-Wesley, Reading, MA, 1986.

[8]I. AHMAD AND C. Y. R. CHEN, “Post-processor for datapath synthesis using multiport memories,” Proc. of the IEEE/ACM Int. Conf. on Computer-Aided Design, pages 276–279, Nov. 1991.

[9]T. LY. ET AL., “Scheduling using behavioral templates,” Proc. of the 32nd ACM/IEEE Conference on Design Automation, pages 101–106, ACM Press, New York, NY, June 1995.

[10]P. R. PANDA. ET AL., “Incorporating DRAM access modes into high-level synthesis,” IEEE Trans. Computer-Aided Design 17, 2, pages 96–109, Feb. 1998.

[11]D. L. LUZ, AND M. KANDEMIR, “Array Regrouping and Its Use in Compiling Data-Intensive Embedded Applications,” IEEE Trans. ON Computers, pages 1-19, January 2004.

[12]T. UCHINO AND J. CONG, “An Interconnect Energy Model Considering Coupling Effects,” IEEE Trans. on Computer-Aided Design of Integrated Circuits And Systems, 21, 7, July 2002.

[13]E. T. A. F. JACOBS AND M. R. C. M. BERKELAAR, “Gate Sizing Using a Statistical Delay Model”, Proc. on Design, Automation and Test in Europe Conference and Exhibition, pages 283-290, March 2000.

[14]KURT MEHLHORN, STEFAN NÄHER, LEDA A Platform for Combinatorial and Geometric Computing, Cambridge University Press, 1999.

[15]P.J. Plauger ET AL., The C++ Standard Template Library, Prentice Hall, 2000.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top