(3.237.234.213) 您好!臺灣時間:2021/03/09 13:10
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:黃志揚
研究生(外文):Chih-Yang Huang
論文名稱:低壓降線性穩壓器頻率補償之改善方法
論文名稱(外文):An Improved Frequency Compensation Technique for Low Dropout Regulator
指導教授:連振炘
指導教授(外文):Chen-Hsin Lien
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:74
中文關鍵詞:低壓降穩壓器頻率補償
外文關鍵詞:ldoregulatorfrequency compensation
相關次數:
  • 被引用被引用:10
  • 點閱點閱:1224
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:350
  • 收藏至我的研究室書目清單書目收藏:0
摘要
隨著攜帶式電子產品的蓬勃發展,低功率消耗與高效率漸漸成為電源IC設計的主要考量,由於多數利用電池來提供電源的的電子產品,必須工作在低電流與低電壓下,以減少功率消耗進而延長電池壽命。此外,為了配合不斷進步的製程技術,工作電壓也必須逐步降低,為了節省功率的消耗,通常需要穩壓器來做轉壓的動作。而低壓降線性穩壓器在其中更是盛行,由於其簡單易做、成本低,且輸出輸入壓差可以很小,可以達到低功率消耗的目的。論文中探討了幾個低壓降線性穩壓器中,頻率補償的改善方法。低壓降線性穩壓器為一負回授系統,因此有穩定度的問題,若系統的開迴路轉移函數沒有足夠的相位邊限,輸出便會發生振盪。要確保系統穩定,必須維持足夠的相位邊界。但是,低壓降線性穩壓器之開迴路直流增益與主極點的頻率,均會隨著負載不同而變動,進而造成單增益頻率、相位邊限的改變。因此,要在各種負載下均能保持系統的穩定,需要做適當的頻率補償的電路,以確保他的穩定性不受輸出負載電流影響。
論文中提出了可使輸出端電壓不受負載影響之頻率補償,以
及可增加其相位邊限之補償技巧,最後一種補償方法能讓所使用的電容值大幅降低,達到節省晶片面積的目的。
目錄

摘 要 Ⅰ
誌 謝 Ⅱ
目 錄 Ⅲ
圖 目 錄 Ⅵ
第1章、緒論
1.1 研究動機…………………………………….…………………..1
1.2 研究目標…………………………………….…………………..2
1.3 論文組織…………………………………….………….……….3
第2章、低壓降線性穩壓器之重要特性參數
2.1 低壓降線性穩壓器概論…………………….…………………..4
2.2 低壓降線性穩壓器的重要參數…………….…………………..5
2.2.1輸出電壓差(Dropout voltage)……...…………………..5
2.2.2線性調節率(Line regulation)……...…………………..7
2.2.3負載調節率(Load regulation)……...…………………..8
2.2.4接地電流(Ground current)………….…………………..9
2.2.5電源效率(Efficiency)…………………………………10
2.2.6輸出準確率(Output accuracy)……….………………..11
2.2.7暫態響應(Transient response)……………………….14
2.2.8頻率響應(Frequency response)……………………….16
第3章、低壓降線性穩壓器之內部結構電路
3.1 能隙參考電壓源……………………………...…………….….22
3.1.1負溫度係數的電壓………………………………………23
3.1.2正溫度係數的電壓………………….....……………...…23
3.1.3零溫度係數參考電壓之產生……………………………25
3.1.4電路上的實現……………………………………………25
3.2 誤差放大器………….…………………………..……...……...27
3.2.1單級運算放大器…………………………………………28
3.2.2串疊運算放大器…………………………………………29
3.2.3折疊串疊運算放大器……………………………………31
3.3 輸出結構………………….……………………..…..………....33
3.3.1雙載子電晶體輸出………………………………………33
3.3.2 MOS電晶體輸出……………………………….…………34
3.4 回授穩定度及頻率補償………………………....……..……...35
3.4.1等效串聯電阻……………………………………………36
3.4.2極零點補償………………………………………………38
3.4.3追蹤零點補償……………………………………………40
3.5 其它保護電路………………………….…....……..………......43
第4章、本論文中低壓降線性穩壓器之設計
4.1 參考電壓源之設計………………….………………..………..46
4.2 誤差放大器之設計……………………………………….……50
4.3 輸出結構……………………………………………………….54
4.4 頻率補償…………………………..……..……….……………54
第5章、結果討論
5.1 暫態響應………………………………….……………………62
5.2 結果討論及建議……………………………………….………69
參考文獻References……………………………………….…………71
















圖目錄

第1章、緒論
圖1.1 直流轉壓示意圖…………………….……………………….2
第2章、低壓降線性穩壓器之重要特性參數
圖2.1 低壓降線性穩壓器…………….…………………...………..4
圖2.2 壓降範圍……….…………………………………………….6
圖2.3 線性調節率..…………………………………………………7
圖2.4 負載調節率…...………………………………………….…..8
圖2.5 接地電流...………………………………….……………....10
圖2.6 輸出電壓誤差….…………………………………………...11
圖2.7 誤差放大器電壓偏移………………………………………13
圖2.8 電阻值誤差….……………………………………….……..13
圖2.9 低壓降線性穩壓器及其輸出電容………………………....14
圖2.10 輸出電壓對於負載電流變化之反應……………………..15
圖2.11 交流分析等效模型…………………………………..……17
圖2.12 低壓降線性穩壓器的頻率響應……………………..……19
圖2.13 等效串聯電阻過大之情形……………………………..…20
圖2.14 等效串聯電阻過小之情形…………..……………………21
第3章、低壓降線性穩壓器之內部結構電路
圖3.1 正溫度係數電壓之產生………………...…………….…...24
圖3.2 零溫度係數參考電壓之產生………………………………25
圖3.3 電路實現能隙參考電壓源….....……………...................…26
圖3.4 另ㄧ種能隙參考電壓源……………………………………26
圖3.5 單級運算放大器……………………………………………28
圖3.6 基本串疊組態…………………..……...…………………...29
圖3.7 主動式串疊組態……………………………………………30
圖3.8 望遠鏡式串疊運算放大器…………………………………31
圖3.9 NMOS差動輸入組態之折疊串疊運算放大器………………32
圖3.10 PMOS差動輸入組態之折疊串疊運算放大器…..................32
圖3.11 線性穩壓器輸出結構……………………………………..33
圖3.12 輸出阻抗示意圖………….……………………………….37
圖3.13 利用電容前饋產生零點…………....……..……………....38 圖3.14 產生左半平面的零點…………………………………..…39
圖3.15 極零點補償低壓降線性穩壓器………………………..…39
圖3.16 主極點及頻寬隨負載電流之變化……………………..…40
圖3.17 用NMOS取代補償電路中的電阻…..……….......................41
圖3.18 改變 時電阻值的變化....................................................41
圖3.19 追蹤零點補償低壓降線性穩壓器……..............................42
圖3.20 短路保護電路之一…..........................................................43
圖3.21 短路保護電路之二…..........................................................44
圖3.22 電池倒置保護………………………………………........45
第4章、本論文中低壓降線性穩壓器之設計
圖4.1 能隙參考電壓源……………..……………………………..46
圖4.2 輸出參考電壓 V.S.Vdd變化.…………………………..…47
圖4.3 輸出參考電壓 V.S.溫度變化…………………….……….47
圖4.4 增加輸出阻抗之作法…..……..……….……………...……48
圖4.5 參考電壓源加入啟動電路…………………………………49
圖4.6 增強PSRR之OP放大器….……………………………….…50
圖4.7 增強PSRR及共模輸入範圍之OP放大器……………..……51
圖4.8 誤差放大器之增益以及相位響應.………………...………52
圖4.9 輸出訊號對於一步階輸入訊號之反應時間(a)輸入步階訊
號0V~5V (b)輸入步階訊號5V~0V………………..………53
圖4.10 無頻率補償時之頻率響應(a)輸出電流30mA (b)輸出電流
300mA…………………………………………………..…55
圖4.11 追蹤零點補償之頻率響應(a)輸出電流30mA (b)輸出電流
300mA.………………………………………………….…56
圖4.12 加入電容產生額外的零點.………………..……...………56
圖4.13 加入雙零點補償之頻率響應(a)輸出電流30mA (b)輸出電流300mA……………………………………………..……58
圖4.14 利用兩個零點補償之電路.…………………..…...………59
圖4.15 利用回授電容的補償方法….………………….…………59
圖4.16 利用回授電容補償之頻率響應(a)輸出電流30mA (b)輸出
電流300mA……………………………………..…………61

第5章、結果討論與建議
圖5.1 (a)步階電流0~30mA (b)輸出電壓變化……..….....………63
圖5.2 (a)步階電流0~300mA (b)輸出電壓變化……..……...……64
圖5.3 (a)步階電流30~0mA (b)輸出電壓變化……..…….....……65
圖5.4 (a)步階電流300~0mA (b)輸出電壓變化..…...……………66
圖5.5 線性調節率(a)輸出電壓變化 (b)計算其線性調節率. …67
圖5.6 負載調節率(a)輸出負載電流0mA~300mA (b)計算其負載調節率………………………………………………..………68
圖5.7 LDO電路實現..………………………………………………69
References

[1] S. Franco, Design with Operational Amplifires and Analog Integrated Circuits. New York: McGraw-Hill Publishing Compeany, 1998.
[2] G. A. Rincon-Mora and P. E. Allen, “Study and Design of Low
Drop-Out Regulators,” Submitted to IEEE Trans. Circuits Syst.
[3] “Technical Review of Low Dropout Voltage Regulator Operation and Performance,” Application Report, Texas Instruments, Aug. 1999.
[4] B. Wolbert, “Design with Low Dropout Voltage Regulators,” Application Note, Micrel Semiconductor, Dec. 1998.
[5] “Fundamental Theory of PMOS Low-Dropout Voltage Regulators,” Application Report, Texas Instruments, Apr. 1999.
[6] Bang S. Lee, “Understanding the Terms and Definitions of LDO Voltage Regulators,” Application Report, Texas Instruments, Oct. 1999.
[7] Brian M. King, “Advantages of Using PMOS-Type Low-Dropout Linear Regulators in Battery Applications,” Analog Application Journal, Aug. 2000.
[8] Y. S. Shyu, ”Low Operating Current Analog Integrated Circuits,” National Chiao Tung University, Taiwan, PhD Thesis, Jun. 2002.
[9] C. Simpson, “A User’s Guide to Compensating Low-Dropout Regulators,” Wescon Conference, Santa Clara, CA, pp. 270–275, Nov. 1997.
[10] C. Simpson, “Linear Regulators: Theory of Operation and Compensation,” Application Note 1148, National Semiconductor, May 2000.
[11] B. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill, Inc., 2001.
[12] P. R. Gray and R. G. Meyer, Analysis and Design of Analog Integrated Circuits, New York: John Wiley & Sons, Inc., 1993.
[13] K. O’Malley, “Linear Regulator Output Structures,” Application Note, ON Semiconductor, 2000.
[14] K. O’Malley, ”Compensation for Linear Regulators,” Application Note, ON Semiconductor, 2000.
[15] K.C. Kwok and P.K.T. Mok, “Pole-Zero Tracking Frequency Compensation For Low Dropout Regulator,” IEEE International Symposium on Circuits and Systems, Scottsdale, Arizona, USA, Vol. IV, pp. 735-738, May 2002.
[16] K. O’Malley, ”Linear regulator protection circuitry,” Application Note, ON Semiconductor, 2000.
[17] M. Layachi & Y. Chouia, “Low Dropout Voltage Regulator,”
Department of Electrical Engineering, Ecole Polytechnique de Montreal.
[18] C. Simpson, “Linear and Switching Voltage Regulator Fundamentals,” Power Management Applications, National Semiconductor.
[19] Ribner D.B., Copeland M.A., ”Design techniques for cascoded CMOS op amps with improved PSRR and common-mode input range,” IEEE Journal of Solid-State Circuits, Vol. 19 , Issue 6 , Dec. 1984, Pages 919 – 925.
[20] G. A. Rincon-Mora and P. E. Allen, “A Low-voltage, Low
Quiescent current, Low Drop-Out Regulator,” IEEE J. Solid-State
Circuits, vol. 33, no. 1, pp. 36–44, Jan. 1998.
[21] K. M. Tham and K. Nagaraj, “A Low Supply Voltage High PSRR
Voltage Reference in CMOS Process,” IEEE J. Solid-State Circuits,
vol. 30, pp. 586–590, May 1995.
[22] Chava, C.K.& Silva-Martinez, & J., “A robust frequency compensation scheme for LDO regulators,” Circuits and Systems, 2002. ISCAS 2002. IEEE International Symposium on , Volume: 5 , 26-29 May 2002 Pages:V-825 - V-828 vol.5
[23] Ka Nang Leung; Mok, P.K.T.; Wing Hung Ki , ”A novel frequency compensation technique for low-voltage low-dropout regulator;”
Circuits and Systems, 1999. ISCAS '99. Proceedings of the 1999 IEEE International Symposium on , Volume: 5 , 30 May-2 June 1999
Pages:102 - 105 vol.5
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔