跳到主要內容

臺灣博碩士論文加值系統

(3.95.131.146) 您好!臺灣時間:2021/07/29 02:38
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:陳俊瑋
論文名稱:深次微米金氧半場效電晶體之FlickerNoise量測與特性分析
論文名稱(外文):Characterization and Analysis of Flicker Noise in Deep-submicron MOSFETs
指導教授:徐碩鴻
指導教授(外文):Shuo-Hung Hsu
學位類別:碩士
校院名稱:國立清華大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:57
中文關鍵詞:低頻雜訊深次微米應力效應淺溝隔離層
外文關鍵詞:Low-frequency noiseDeep-submicronStress effectShallow Trench Isolation
相關次數:
  • 被引用被引用:0
  • 點閱點閱:201
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
  本文主要在探討,淺溝隔離層(STI: Shallow Trench Isolation)之應力效應對於0.13�慆金氧半電晶體(MOSFET)之低頻1/f雜訊特性與其影響。在此研究中,SA定義為閘極邊到汲極邊之STI之距離,而SB為閘極邊到源極邊之STI的距離長短。我們分析當參數SA=SB (10, 1.2, 0.71�慆),即元件兩邊結構對稱情形下,或是SA為0.71�慆,但SB為19.29, 1.69, 0.71�慆在不同偏壓情況,對於低頻1/f雜訊之影響。
  對於一般元件之尺寸如長寬對1/f雜訊之影響,亦可由實驗結果證實。當NMOS元件之閘極長度縮小時,雜訊為增加;而當元件之寬度增加時元件之雜訊減少。此亦符合Hooge公式之預測。當SA與SB= 10�慆對稱時,且ID= 0.5mA,在頻率為100Hz之1/f雜訊強度為8.07×10-17(A2/Hz),大於SA=SB= 1.2, 0.71�慆時的雜訊強度1.08×10-17, 1.94×10-17(A2/Hz)。推測應力效應降低時,會使遷移率受到擾動的機率增加,所以1/f雜訊隨之增加。此外,使用BSIM3v3之簡化1/f雜訊模型去逼近量測結果,萃取出模型的參數。此外在低電流時,缺陷造成之G-R雜訊較明顯。故簡化的1/f雜訊模型並不能完全代表量測結果。在高電流時,G-R雜訊之影響降低。故可用BSIM3v3中,簡化的1/f雜訊模型來描述。我們推測在簡化模型中加入G-R雜訊的模型,可獲得準確的1/f雜訊模型。由此次實驗可得知以下幾點,在直流特性部分,PMOS元件之SA與SB與gm值及Vth值有其相關性。
探討NMOS之對稱元件,當SA=SB為10mm時,其1/f雜訊強度為最大,而PMOS則是SA=SB為0.71mm為最大,NMOS與PMOS呈現相反的趨勢。這符合隨著NMOS的SA=SB增加而遷移率增加,PMOS為SA=SB增加而遷移率降低的趨勢。所以我們推測當遷移率增加時,其受到遷移率擾動的機率也會增加。反之亦然。
  PMOS元件當SA= 0.71mm且另一端閘極邊際至STI距離變短,也就是SB為19.29、1.69、0.71mm,其PMOS元件遷移率會隨之變大。假設遷移率增加時,會提高遷移率擾動的機率,則SB=0.71mm時其1/f雜訊高於SB=19.29、1.69mm,此結果是可以合理的解釋。另外為比較不對稱的SA與SB大小,對1/f雜訊的影響。我們將汲極與源極之偏壓對調,發現從源極加偏壓所測出的1/f雜訊強度,皆大過原本從汲極加入偏壓的情形。因為若改成源極端加入偏壓,來量測1/f雜訊強度。則源極的雜訊經由電晶體放大後再到輸出端輸出,所以從源極加入偏壓的情況下,其1/f雜訊強度都會大過原本從汲極加偏壓的情形。
  
[1]  Kenneth K. O , Namkyu Park , and Dong-Jun Yang “1/f Noise of NMOS and PMOS Transistors and their Implications to Design of Voltage Controlled Oscillators” IEEE RFIC symposium, pp. 59-62, 2002
[2]  Lee, T.H., Hajimiri, A. “Oscillator phase noise: a tutorial” IEEE J.Solid-State Circuits, vol 35 pp. 326-336, 2000
[3]  A. Hajimiri and T. H. Lee, “A general theory of phase noise in electrical oscillators,” IEEE J. Solid-State Circuits, vol. 33, pp. 179–194, 1998.
[4]  Yael Nemirovsky, Igor Brouk, and Claudio G. Jakobson “1/f noise in CMOS Transistors for analog applications” IEEE Transcation on Electron Devices vol.48 pp.921-927 2001
[5]  Gray, Hurst, Lewis, Meyer “Analysis and Design of Analog Integrated Circuits (4th Edition)” WILEY 2001
[6]  A. van der Ziel, Noise in Solid State Devices and Circuits. New
York Wiley, 1986.
[7]  A. van der Ziel and E. R. Chenette, “Noise in solid state
devices,”Adv.Electron. Electron Phys., vol. 46, p. 313, 1978.
[8]  Hans, Ramūnas, Arvydas“Microwave Noise in Semiconductor
Devices” WILEY INTER-SCIENCE 2001
[9]  NIKEF, Amsterrdam “Noise sources in MOSFET transistors”
1999 JDS
[10]  Kent Lundberg “Noise Source in Bulk CMOS” 2002
[11]  Bipin Rajendran “REVIEW OF NOISE IN SEMICONDUCTOR DEVICES AND MODELING OF NOISE IN SURROUNDING GATE MOSFET 2001”
http://www.stanford.edu/~bipin/research/Noise.pdf
[12]  Ming-Horn Tsai, Tso-Ping Ma “1/f Noise in Hot-Carrier
Damaged MOSFET’s: Effects of oxide change and interface
traps” IEEE Transcation on Electron Devices vol.14
pp.256-258 1993
[13]  L.K.J. Vandamme, Xiaosong Li, and Dominique Rigaud “1/f
noise in MOS devices. Mobility or Number Fluctuations?”
IEEE Transcation on Electron Devices vol.41 pp.1936-1945
1994
[14]  F.N. Hooge“1/f Noise Sources” IEEE Transcation on Electron
Devices vol.41 pp.1926-1935 1994
[15]  Andries J. Scholten, Luuk F. Tiemeijer, Ronald van Langevelde,
Ramon J. Havens,Adrie T. A. Zegers-van Duijnhoven, and
Vincent C. Venezia “Noise Modeling for RF CMOS Circuit
Simulation” IEEE Transcation on Electron Devices vol. 50, pp
618-632, 2003
[16]  K. K. Hung, P. K. Ko, C. Hu, and Y. C. Cheng, “A unified model for the flicker noise in metal-oxide-semiconductor field-effect transistors,” IEEE Trans. Electron Devices, vol. 37, pp. 654–665, 1990.
[17]  BSIM Research Group “BSIM3v3.2.2 MOSFET Model Users’
Manual” http://www-device.eecs.berkeley.edu/
[18]  BSIM Research Group “BSIM4.3.0 MOSFET Model User’s
Manual” http://www-device.eecs.berkeley.edu/
[19]  Motchenbacher, C. D. “Low noise electronic system design” J.
Wiley & Sons, 1993.
[20]  C.Gallon, G.Reimbold, G.Ghibaudo, R.A. Bianchi, R.Gwoziecki,
C.Raynaud “Electrical Analysis of Mechanical Stress Induced
by Shallow Trench Isolation” European Solid-State Device
Research, 2003. ESSDERC '03. 33rd Conference pp.359-362
2003
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top