(18.204.227.34) 您好!臺灣時間:2021/05/19 07:23
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:洪培倫
研究生(外文):Pei-Lun Hong
論文名稱:用於保護電驛之直流偏移消除技術數位積體電路設計
論文名稱(外文):Digital Integrated Circuit Design of DC-offset Removal Scheme for Protective Relay
指導教授:劉志文劉志文引用關係
指導教授(外文):Chih-Wen Liu
學位類別:碩士
校院名稱:國立臺灣大學
系所名稱:電機工程學研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:92
語文別:中文
論文頁數:90
中文關鍵詞:全週期傅利葉轉換座標旋轉數位運算演算法複數運算
外文關鍵詞:Complex Number ArithmeticFCDFTCORDIC Algorithm
相關次數:
  • 被引用被引用:2
  • 點閱點閱:252
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文主要目的是將直流偏移消除技術實現於晶片設計上,並利用FPGA來對此電路進行實體上之驗證,以說明此電路之可行性。本文採用Bottom-Up之設計方式,將此直流偏移消除技術分成三個模組,對於第一個FCDFT(Full Cycle Discrete Fourier Transformation)模組之設計,使用管線(Pipeline)之設計觀念;而對於第二個複數運算處理模組,提出了一個「多重正規化」之設計技巧以提升模組之運算精準度;最後的CORDIC模組,使用CORDIC演算法來進行直角座標與極座標之轉換。此電路對於基頻相量之振幅大小誤差率約為1.6~1.9%,而對於相角之誤差率約介於0.005~0.05%。
若使用TSMC所提供的0.35um製程對此電路進行合成,晶片面積約為33242μ㎡,而最高工作頻率可達65.32MHz。若使用Altera公司的Stratix系列中的EP1S25F780C5晶片來實現此電路,約使用18%的邏輯元件,87%的DSP元件,與9%的輸出腳位,且其最高工作頻率可達6.13MHz。
In this thesis, we design a chip to implement DC-offset removal scheme, and then we use FPGA to verify the function of our circuit for proving its availability. By Bottom-Up design style, we divide this system to three parts. First part is FCDFT module, and we adopt Pipeline concept to accomplish it. Second part is complex number computing module, and we develop a “re-normalization” scheme to improve precision. Last part is CORDIC module, and we use it for transferring rectangular coordinate to polar coordinate. About its result, the error rate of baseband amplitude is 1.6~1.9%, phase angle 0.005~0.05%.
If we adopt TSMC 0.35um technology library to synthesis our design, the area is approximately 33242um2, the maximal frequency is 65.32MHz. If we use Altera Stratix EP1S25F780C5 device to implement our design, it use 19% logic element, 87% DSP block and 9% pins, and its maximal frequency is 6.13MHz.
摘要 I
ABSTRACT II
目錄 III
表目錄 V
圖目錄 VI
第一章 緒論 1
1.1 研究動機與背景 1
1.2 研究目的及方法 2
1.3 內容大綱 2
第二章 直流偏移消除技術 4
2.1 簡介 4
2.2 以全週期型DFT為基礎之直流偏移消除技術推導 4
2.3 硬體設計架構 7
2.4 實現方法 10
第三章 FCDFT模組設計 13
3.1 簡介 13
3.2 PIPELINE觀念介紹 13
3.3 使用PIPELINE觀念設計之FCDFT 18
3.4 唯讀記憶體之設計 24
3.5 FCDFT硬體實現 26
3.6 弁鉏甡?29
第四章 複數運算處理模組 31
4.1 簡介 31
4.2 運算式分析 31
4.3 運算元使用次數統計與重覆使用分割方式 33
4.4 提高精準度的方法 35
4.5 硬體設計 38
4.6 使用多重正規化解決無直流偏移訊號輸入之高精準度需求情況 46
4.7 複數運算處理模組硬體實現 47
4.8 弁鉏甡?48
第五章 CORDIC演算法模組 51
5.1 簡介 51
5.2 基本理論推導-VECTORING MODE(VM) 52
5.3 實際例子 61
5.4 ROTATION MODE (RM) 63
5.5 增廣型CORDIC 65
5.6 硬體設計 68
5.7 弁鉏甡?72
第六章 電路實驗結果與分析 74
6.1 簡介 74
6.2 晶片實現結果 74
6.3 弁鉏甡?75
6.4 實驗結論 78
第七章 結論與展望 80
7.1 結論 80
7.2 未來展望 80
參考文獻 82
附錄A 84
附錄B 87
附錄C 90
[1]陳清山,「基於同步量測及適應性濾波技術之輸電線數位保護電 驛與故障定位演算法之設計」,國立台灣大學電機工程研究所博士論文,2003
[2]Behrooz Parhami,Computer Arithmetic Algorithm and Hardware Designs,Oxford,New York,2000
[3]楊俊哲,「應用於電力系統相量及頻率量測之新型數位演算法」,國立台灣大學電機工程研究所博士論文,1999
[4]林穎宏,「相量量測技術及其在輸電線數位保護應用」,國立台灣大學電機工程研究所博士論文,2001
[5]Ying-Hong Lin; Chih-Wen Liu, ”A New DFT-Based Phasor Computation Algorithm for Transmission Line Digital Protection”, Transmission and Distribution Conference and Exhibition 2002: Asia Pacific. IEEE/PES ,Volume: 3 , 6-10 Oct. 2002 Pages:1733 - 1737 vol.3
[6]Jun-Zhe Yang; Chih-Wen Liu,” A precise calculation of power system frequency and phasor”, Power Delivery, IEEE transaction ,Volume: 15 , Issue: 2 , April 2000 Pages:494 – 499
[7]Jun-Zhe Yang; Chih-Wen Liu,” Complete elimination of DC offset in current signals for relaying applications”, Power Engineering Society Meeting, 2000. IEEE ,Volume: 3 , 23-27 Jan. 2000 Pages:1933 - 1938
[8]Sun-Li Yu; Jyh-Cherng Gu,” Removal of decaying DC in current and voltage signals using a modified Fourier filter algorithm”, Power Delivery, IEEE Transactions on ,Volume: 16 , Issue: 3 , July 2001 Pages:372 – 379
[9]歐士傑,「應用於電力系統之EDFT演算法數位電路設計」,國立台灣大學電機工程研究所碩士論文,2003
[10]洪紹恩,「輔以FPGA設計之三相主動電力濾波器之研製」,國立成奶j學電機工程研究所碩士論文,2002
[11]Duprat, J.; Muller, J.-M.,” The CORDIC algorithm: new results for fast VLSI implementation”, Computers, IEEE Transactions on ,Volume: 42 , Issue: 2 , Feb. 1993 Pages:168 – 178
[12]Lee, J.-A.; Ahmad, M.,” VLSI implementation of CORDIC angle units”, VLSI, 1994. ''Design Automation of High Performance VLSI Systems''. GLSV ''94, Proceedings., Fourth Great Lakes Symposium on , 4-5 March 1994 Pages:144 - 149
[13]Shousheng He; Torkelson, M.,” A new approach to pipeline FFT processor”, Parallel Processing Symposium, 1996., Proceedings of IPPS ''96, The 10th International , 15-19 April 1996 Pages:766 – 770
[14]Bob Zeidman,”Verilog Designer’s Library”, Prentice Hall, New Jersey, 1999
[15]M. Morris Mano, ”Computer System Architecture”, Prentice Hall, 3ed edition, New Jersey, 1993
[16]Ken Coffman, ”Real World FPGA Design with Verilog”, Prentice Hall, New Jersey, 2000
[17]鄭信源,Verilog 硬體描述語言數位電路設計實務,儒林圖書有限公司,台北,2002
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top