臺灣博碩士論文加值系統

隨著電子產品朝功能越來越多、體積越來越小之發展趨勢，相對地，產品的可靠性問題也愈趨複雜且重要。而電子元件不管在製程或使用狀態之受熱環境下，因為構裝體內通常有多層材料，且每層材料的膨脹係數（Coefficient of Thermal Expansion-CTE）不匹配，造成IC半導體元件在升溫與降溫受熱過程中引發翹曲（Warpage），而所衍生之熱變形與熱應力，更成為影響其可靠性之重要因素，也是極為值得研究的問題。
本研究自行撰寫不同的陰影疊紋量測程式系統，並參考各文獻上諸影像重建的理論、法則，利用自行撰寫之程式系統，量測覆晶球柵陣列（Flip Chip Ball Grid Array）封裝體在各溫度點之受熱變形所導致的翹曲，並探討三種底填膠材料對於熱變形的影響，且在分析上更進一步的引入底填膠材料性質在玻璃轉換溫度前後的變異，使得分析結果與實際的實驗試片更相近。實驗上利用相移（Phase Shifting）與影像處理（Image Processing）技術，將擷取到的陰影疊紋影像作量化的處理，並更深入的探討影像處理的流程、技術與各重建理論結果的比較，以便對構裝體受熱變形後的行為作一探究。同時，對於所發展之量測程式系統，將以雷射位移計搭配高精度的X-Y雙軸定位系統所量測的結果作比對驗證差量在5％以內。隨後再搭配上有限元素模型的分析模擬，在電子構裝試片的幾何變形即表面熱翹曲行為方面作驗證，並可發現最大熱應力發生的位置在錫球與晶片的接合面上。

With more functions and size reduced for the development of today’s electronic products, the product reliability becomes more important and complicate correspondingly. Typically, there are multiple layers of material with different coefficient of thermal expansion (CTE) in the electronic products. This will result in the thermal deformation (warpage) during the heating up or cooling down processes. The thermal stress and residual deformation are then resulted. They are the critical factors in affecting the electronic products’ reliability.
The study focuses on the development of a thermal warpage measuring system for IC packages based on the Shadow Moiré method. Various imaging process techniques are incorporated into the software for testing the results differences. Combining with the hardware such as heating oven, CCD camera, light source, and motor driven stages, the developed software is then used to measure a Flip Chip Ball Grid Array (FCBGA) IC package at different temperature simulating the IR-reflow process. The thermal warpage for various FCBGA with different underfill material are both measured and analyzed with the finite element method for the comparison purpose. In order to make the analysis results closer to experimental results, the glass transition temperature (Tg) of underfill is also considered in the analysis. The measured results from the developed system is also verified by using a laser displacement measuring device together with a precision X-Y table for taking the surface profile at designated points on the IC surface. All of these results from FEA, developed system, and laser measurement are all compared with together. The difference are all within 5%. It is also found that the maximum thermal stress is observed to be at the interface between solder ball and chip.

目錄
中文摘要..................................................Ⅰ
英文摘要..................................................Ⅱ
誌謝......................................................Ⅳ
目錄......................................................Ⅴ
表目錄....................................................Ⅷ
圖目錄....................................................Ⅹ
符號說明.................................................XXI
第一章 序論
1.1 研究動機與目的.....................................1
1.2 文獻回顧...........................................3
第二章 光學量測原理
2.1 前言...............................................6
2.2 相移陰影疊紋量測原理...............................8
2.2.1 陰影疊紋法量測原理...........................8
2.2.2 相位量測原理................................12
2.2.3 相移法相位量測原理..........................15
2.3 相移陰影疊紋量測系統之組成........................21
2.4 雷射位移量測系統之組成............................27
第三章 影像處理原理及方法
3.1 前言..............................................31
3.2 影像處理基本方法介紹..............................33
3.3 相移陰影疊紋之細線化影像處理......................40
3.3.1 相移陰影疊紋影像與相位圖....................40
3.3.2 陰影疊紋影像正規劃及加強亮度與對比..........44
3.3.3 陰影疊紋影像之細線化........................50
3.3.4 待測物翹曲方向之判定........................54
3.3.5 待測物變形表面之3D取面重建.................56
3.3.6 消除剛體旋轉及剛體位移效應..................63
3.4 相移陰影疊紋之相位重建影像處理....................68
3.4.1 相位重建運算原理............................68
3.4.2 相位重建法之影像處理流程....................69
3.5 相移陰影疊紋法與雷射位移量測系統之結果比較........75
3.5.1 程式量化結果與雷射位移量測系統..............75
3.5.2 精度探討....................................76
第四章 有限元素分析
4.1 前言..............................................79
4.2 模型建構..........................................80
4.3 邊界條件與負載....................................87
4.4 熱應力與暫態分析..................................89
第五章 實驗與分析結果探討
5.1 前言..............................................91
5.2 底填膠類型為TYPE U試片..........................92
5.3 底填膠類型為TYPE C試片..........................110
5.4 底填膠類型為TYPE H試片..........................126
5.5 有限元素分析結果.................................147
5.5.1 底填膠類型為TYPE U試片....................147
5.5.2 底填膠類型為TYPE C試片....................152
5.5.3 底填膠類型為TYPE H試片....................157
第六章 結論與展望
6.1 結論.............................................167
6.2 誤差探討.........................................170
6.3 未來研究與發展...................................172
參考文獻.................................................173
表目錄
表2.3.1 相移陰影疊紋量測系統之元件......................21
表2.4.1 相移陰影疊紋量測系統之元件......................27
表3.5.1 細線化量化程式、相位重建量化程式與雷射位移系統量測結果的最大與最小極值之差........................76
表4.1.1 分析過程採用之元素及特性........................80
表4.2.1 覆晶球柵陣列封裝之各材料特性....................82
表5.1.1 三種底填膠之材料性質............................91
表5.2.1 底填膠型號TYPE U試片晶片的翹曲值...............100
表5.2.2 底填膠型號TYPE U試片晶片上在各階段之翹曲值....101
表5.2.3 底填膠材料TYPE U試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲值.......................107
表5.2.4 底填膠材料TYPE U試片晶片在UCTR-UR、UCTR-UL、UCTR-LL，UCTR-LR四個方向上的翹曲值.......................108
表5.2.5 底填膠型號TYPE U試片晶片上在各階段之翹曲值....109
表5.3.1 底填膠型號TYPE C試片晶片的翹曲值..............117
表5.3.2 底填膠型號TYPE C試片晶片上在各階段之翹曲值....118
表5.3.3 底填膠材料TYPE C試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲值.......................123
表5.3.4 底填膠材料TYPE C試片晶片在UCTR-UR、UCTR-UL、UCTR-LL，UCTR-LR四個方向上的翹曲值.......................124
表5.3.5 底填膠型號TYPE C試片晶片上在各階段之翹曲值.....125
表5.4.1 底填膠型號TYPE H試片晶片的翹曲值...............135
表5.4.2 底填膠型號TYPE H試片晶片上在各階段之翹曲值.....136
表5.4.3 底填膠材料TYPE H試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲值.......................141
表5.4.4 底填膠材料TYPE H試片晶片在UCTR-UR、UCTR-UL、UCTR-LL，UCTR-LR四個方向上的翹曲值.......................142
表5.4.5 底填膠型號TYPE C試片晶片上在各階段之翹曲值....143
表5.4.6 扣除原始室溫下（25℃）表面落差後的結果...........145
表5.5.1 扣除原始室溫下（25℃）表面落差後的結果比較......166
圖目錄
圖2.2.2 兩組相交錯的亮暗條紋.............................8
圖2.2.2 產生陰影疊紋示意圖...............................9
圖2.2.3 幾何光學示意圖..................................10
圖2.3.1 隔振桌..........................................22
圖2.3.2 取像軟體........................................22
圖2.3.3 光纖光源與控制器................................23
圖2.3.4 高密度光柵......................................23
圖2.3.5 CCD與鏡頭.......................................23
圖2.3.6 單軸電動平移台..................................24
圖2.3.7 陶瓷高溫烤箱與數位控制器........................24
圖2.3.8 光柵支撐座......................................25
圖2.3.9 擷取與處理影像用的個人電腦......................25
圖2.3.10 相移陰影疊紋系統示意圖..........................26
圖2.4.1 精密X-Y雙軸平移台..............................28
圖2.4.2 雙軸平移台控制器................................28
圖2.4.3 步進控制軟體....................................29
圖2.4.4 雷射位移計......................................29
圖2.4.5 雷射位移計控制器................................30
圖2.4.6 試片置放平移台..................................30
圖3.2.1 3×3的低通濾波遮罩...............................34
圖3.2.2 覆晶球柵陣列封裝晶片三步相移相位圖..............34
圖3.2.3 上述圖3.2.2經過低通濾波處理....................35
圖3.2.4 上述圖3.2.2經過中間值濾波處理..................36
圖3.2.5 上述圖3.2.4之二值化影像（閥值128）..............37
圖3.2.6 上述圖3.2.5之反白..............................38
圖3.3.1 覆晶球柵陣列封裝晶片的疊紋影像I1................41
圖3.3.2 覆晶球柵陣列封裝晶片的疊紋影像I2................41
圖3.3.3 覆晶球柵陣列封裝晶片的疊紋影像I3................42
圖3.3.4 覆晶球柵陣列封裝晶片的相位圖....................43
圖3.3.5 上述圖3.3.4經過中間值濾波處理..................44
圖3.3.6 試片上的光強分佈................................46
圖3.3.7 覆晶球柵陣列封裝晶片的疊紋影像影像正規化........47
圖3.3.8 上述圖3.3.7經過等化處理之結果..................47
圖3.3.9 上述圖3.3.1之histogram.........................48
圖3.3.10 上述圖3.3.6之histogram.........................49
圖3.3.11 上述圖3.3.7之histogram.........................49
圖3.3.12 上述圖3.3.8之histogram.........................50
圖3.3.13 上述圖3.3.5之二值化影像（閥值128）...............51
圖3.3.14 上述圖3.3.9之邊緣處理..........................52
圖3.3.15 上述圖3.3.14切除邊線及反白之細線化結果.........52
圖3.3.16 相位圖所取剖面示意..............................55
圖3.3.17 上述圖3.3.16紅線剖面線相位值...................55
圖3.3.18 理想之相位分佈..................................56
圖3.3.19(a) 搜尋條紋序號流程圖..........................58
圖3.3.19(b) 定條紋序號流程圖-Search Block...............59
圖3.3.19(c) 搜尋方向示意圖..............................60
圖3.3.19(d) 八個相鄰點示意圖............................60
圖3.3.20 定完序號之細線條紋..............................61
圖3.3.21 將圖3.3.20的資料點取出.........................62
圖3.3.22(a) 覆晶球柵陣列封裝晶片之3D曲面圖.............62
圖3.3.22(b) 覆晶球柵陣列封裝晶片之3D曲面圖.............63
圖3.3.23(a) 以最小平方法求得的所有資料點之切平面........64
圖3.3.23(b) 所有資料點扣除剛體旋轉與剛體位移效應之示意圖64
圖3.3.24(a) 消除剛體旋轉效應之3D曲面圖.................66
圖3.3.24(b) 消除剛體旋轉效應之3D曲面圖.................66
圖3.3.25 陰影疊紋相移影像之細線化法量化處理流程..........67
圖3.4.1 覆晶球柵陣列封裝晶片三步相移相位圖..............71
圖3.4.2 覆晶球柵陣列封裝晶片之相位重建相位圖............72
圖3.4.3(a) 由圖3.4.2消除剛體旋轉之重建曲面.............73
圖3.4.3(b) 由圖3.4.2消除剛體旋轉之重建曲面.............73
圖3.4.4 陰影疊紋相移影像之相位重建法量化處理流程........74
圖3.5.1(a) 雷射位移量測系統消除剛體旋轉效應之3D曲面圖..75
圖3.5.1(b) 雷射位移量測系統消除剛體旋轉效應之3D曲面圖..76
圖4.2.1 覆晶球柵陣列封裝試片上視圖......................81
圖4.2.2 覆晶球柵陣列封裝之剖面圖........................81
圖4.2.3 錫球............................................83
圖4.2.4 錫球在晶片下之分佈圖............................84
圖4.2.5 單一錫球切割體..................................84
圖4.2.6 網格化後之底填膠層..............................85
圖4.2.7 底填膠層局部放大圖..............................85
圖4.2.8 底部基板的元素縮減狀況..........................86
圖4.2.9 建構完成之四分之一模型..........................86
圖4.3.1(a) 溫度-時間分佈圖..............................88
圖4.3.1(b) 溫度-時間分佈圖..............................88
圖4.4.1 ANSYS暫態分析負載...............................90
圖5.2.1 常溫(25℃)下之相移陰影疊紋圖....................92
圖5.2.2 50℃下之相移陰影疊紋圖..........................93
圖5.2.3 70℃下之相移陰影疊紋圖..........................93
圖5.2.4 120℃下之相移陰影疊紋圖.........................94
圖5.2.5 由120℃降至70℃後之相移陰影疊紋圖..............94
圖5.2.6 由70℃降至50℃後之相移陰影疊紋圖...............95
圖5.2.7 由50℃降至25℃後之相移陰影疊紋圖...............95
圖5.2.8 常溫（25℃）下之3D表面變形圖....................97
圖5.2.9 50℃下之3D表面變形圖...........................97
圖5.2.10 70℃下之3D表面變形圖...........................97
圖5.2.11 120℃下之3D表面變形圖..........................98
圖5.2.12 70℃下之3D表面變形圖...........................98
圖5.2.13 50℃下之3D表面變形圖...........................98
圖5.2.14 降至室溫（25℃）下之3D表面變形圖................. 99
圖5.2.15 底填膠型號TYPE U試片晶片的翹曲-溫度關係圖......100
圖5.2.16 常溫（25℃）下之相位圖、相位重建圖及表面變形圖..102
圖5.2.17 50℃下之相位圖、相位重建圖及表面變形圖..........102
圖5.2.18 70℃下之相位圖、相位重建圖及表面變形圖..........103
圖5.2.19 120℃下之相位圖、相位重建圖及表面變形圖.........103
圖5.2.20 70℃下之相位圖、相位重建圖及表面變形圖.........104
圖5.2.21 50℃下之相位圖、相位重建圖及表面變形圖.........104
圖5.2.22 50℃下之相位圖、相位重建圖及表面變形圖.........105
圖5.2.23 試片在各方向上的翹曲判定.......................106
圖5.2.24 底填膠材料TYPE U試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲-溫度關係圖..............107
圖5.2.25 底填膠材料TYPE U試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的平均翹曲-溫度關係圖..........108
圖5.3.1 常溫(25℃)下之相移陰影疊紋圖...................110
圖5.3.2 50℃下之相移陰影疊紋圖.........................111
圖5.3.3 70℃下之相移陰影疊紋圖.........................111
圖5.3.4 120℃下之相移陰影疊紋圖........................112
圖5.3.5 由120℃降至70℃後之相移陰影疊紋圖.............112
圖5.3.6 由70℃降至50℃後之相移陰影疊紋圖..............113
圖5.3.7 由50℃降至25℃後之相移陰影疊紋圖..............113
圖5.3.8 常溫（25℃）下之3D表面變形圖...................115
圖5.3.9 50℃下之3D表面變形圖..........................115
圖5.3.10 70℃下之3D表面變形圖..........................115
圖5.3.11 120℃下之3D表面變形圖.........................116
圖5.3.12 70℃下之3D表面變形圖..........................116
圖5.3.13 50℃下之3D表面變形圖..........................116
圖5.3.14 降至室溫（25℃）下之3D表面變形圖................117
圖5.3.15 底填膠型號TYPE C試片晶片的翹曲-溫度關係圖......118
圖5.3.16 常溫(25℃)下之相位圖、相位重建圖及表面變形圖....119
圖5.3.17 50℃下之相位圖、相位重建圖及表面變形圖.........120
圖5.3.18 70℃下之相位圖、相位重建圖及表面變形圖.........120
圖5.3.19 120℃下之相位圖、相位重建圖及表面變形圖.........121
圖5.3.20 70℃下之相位圖、相位重建圖及表面變形圖.........121
圖5.3.21 50℃下之相位圖、相位重建圖及表面變形圖.........122
圖5.3.22 25℃下之相位圖、相位重建圖及表面變形圖.........122
圖5.3.23 底填膠材料TYPE C試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲-溫度關係圖..............123
圖5.3.24 底填膠材料TYPE C試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的平均翹曲-溫度關係圖..........124
圖5.4.1 常溫(25℃)下之相移陰影疊紋圖...................126
圖5.4.2 50℃下之相移陰影疊紋圖.........................127
圖5.4.3 70℃下之相移陰影疊紋圖.........................127
圖5.4.4 120℃下之相移陰影疊紋圖........................128
圖5.4.5 170℃下之相移陰影疊紋圖........................128
圖5.4.6 由170℃降至120℃後之相移陰影疊紋圖............129
圖5.4.7 由120℃降至70℃後之相移陰影疊紋圖.............129
圖5.4.8 由70℃降至50℃後之相移陰影疊紋圖..............130
圖5.4.9 由50℃降至25℃後之相移陰影疊紋圖..............130
圖5.4.10 常溫（25℃）下之3D表面變形圖....................132
圖5.4.11 50℃下之3D表面變形圖..........................132
圖5.4.12 70℃下之3D表面變形圖..........................132
圖5.4.13 120℃下之3D表面變形圖.........................133
圖5.4.14 170℃下之3D表面變形圖.........................133
圖5.4.15 120℃下之3D表面變形圖.........................133
圖5.4.16 70℃下之3D表面變形圖..........................134
圖5.4.17 50℃下之3D表面變形圖..........................134
圖5.4.18 降至室溫（25℃）下之3D表面變形圖..............134
圖5.4.19 底填膠型號TYPE H試片晶片的翹曲-溫度關係圖......135
圖5.4.20 常溫(25℃)下之相位圖、相位重建圖及表面變形圖....137
圖5.4.21 50℃下之相位圖、相位重建圖及表面變形圖..........137
圖5.4.22 70℃下之相位圖、相位重建圖及表面變形圖..........138
圖5.4.23 120℃下之相位圖、相位重建圖及表面變形圖........138
圖5.4.24 170℃下之相位圖、相位重建圖及表面變形圖........139
圖5.4.25 120℃下之相位圖、相位重建圖及表面變形圖........139
圖5.4.26 70℃下之相位圖、相位重建圖及表面變形圖..........140
圖5.4.27 50℃下之相位圖、相位重建圖及表面變形圖..........140
圖5.4.28 25℃下之相位圖、相位重建圖及表面變形圖..........141
圖5.4.29 底填膠材料TYPE H試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的翹曲-溫度關係圖..............142
圖5.4.30 底填膠材料TYPE H試片晶片在UML-MR、ULM-UM、ULL-UR，UUL-LR四個方向上的平均翹曲-溫度關係圖..........143
圖5.4.31 扣除原始室溫下（25℃）表面落差後的結果.........146
圖5.5.1 底填膠類型TYPE U試片網格化後之四分之ㄧ模型.....148
圖6.5.2 底填膠類型TYPE U試片模擬紅外線烘烤後之翹曲狀況.148
圖5.5.3 底填膠類型TYPE U試片的晶片模擬紅外線烘烤後之翹曲狀況.............................................149
圖5.5.4 底填膠類型TYPE U試片模擬紅外線烘烤後之總變形圖.149
圖5.5.5 底填膠類型TYPE U試片模擬紅外線烘烤後之Von Mises Stress.........................................150
圖5.5.6 底填膠類型TYPE U試片模擬紅外線烘烤後晶片底部之Von Mises Stress...................................150
圖5.5.7 底填膠類型TYPE U試片模擬紅外線烘烤後基板頂部之Von Mises Stress...................................151
圖5.5.8 底填膠類型TYPE U試片模擬紅外線烘烤後底填膠之Von Mises Stress...................................151
圖5.5.9 底填膠類型TYPE U試片模擬紅外線烘烤後錫球之Von Mises Stress...................................152
圖5.5.10 底填膠類型TYPE C試片模擬紅外線烘烤後之翹曲狀況.153
圖5.5.11 底填膠類型TYPE C試片的晶片模擬紅外線烘烤後之翹曲狀況.............................................154
圖5.5.12 底填膠類型TYPE C試片模擬紅外線烘烤後之總變形圖.154
圖5.5.13 底填膠類型TYPE C試片模擬紅外線烘烤後之Von Mises Stress.........................................155
圖5.5.14 底填膠類型TYPE C試片模擬紅外線烘烤後晶片底部之Von Mises Stress...................................155
圖5.5.15 底填膠類型TYPE C試片模擬紅外線烘烤後基板頂部之Von Mises Stress...................................156
圖5.5.16 底填膠類型TYPE C試片模擬紅外線烘烤後底填膠之Von Mises Stress...................................156
圖5.5.17 底填膠類型TYPE C試片模擬紅外線烘烤後錫球之Von Mises Stress...................................157
圖5.5.18 底填膠類型TYPE H試片模擬紅外線烘烤後之翹曲狀況.158
圖5.5.19 底填膠類型TYPE H試片的晶片模擬紅外線烘烤後之翹曲狀況.............................................159
圖5.5.20 底填膠類型TYPE H試片模擬紅外線烘烤後之總變形圖.159
圖5.5.21 底填膠類型TYPE H試片模擬紅外線烘烤後之Von Mises Stress.........................................160
圖5.5.22 底填膠類型TYPE H試片模擬紅外線烘烤後晶片底部之Von Mises Stress...................................160
圖5.5.23 底填膠類型TYPE H試片模擬紅外線烘烤後基板頂部之Von Mises Stress...................................161
圖5.5.24 底填膠類型TYPE H試片模擬紅外線烘烤後底填膠之Von Mises Stress...................................161
圖5.5.25 底填膠類型TYPE H試片模擬紅外線烘烤後錫球之Von Mises Stress...................................162
圖5.5.26 底填膠類型TYPE U試片之翹曲值-溫度的兩種量化程式重建結果.........................................165
圖5.5.27 底填膠類型TYPE C試片之翹曲值-溫度的兩種量化程式重建結果.........................................165
圖5.5.28 底填膠類型TYPE H試片之翹曲值-溫度的兩種量化程式重建結果.........................................166
圖6.2.1 熱變形分析與量測誤差來源.......................171

■References
[1]H.Takasaki, ”Moiré Topography”, Journal of Applied Optics, Vol. 9, No. 6, October 1969
[2]Dawei Zheng, Ray P.Hwang, Xinyu Dou, Chaopin Yeh, Mani Prakash, Keith Boardman and Greg Ridsdale, ”Warpage Analysis of 144-Pin TQFP During Reflow Using Image Processing”, IEEE Electronic Components and Technology Conference, pp. 1176~1181, 1997
[3]M.R.Stiteler and I.C.Ume, ”System for Real-time Measurement of Thermally Induced PWB/PWA Warpage”, Journal of Electronic Packaging, Vol. 119/1, March 1997
[4]Yinyan Wang and Patrick Hassell, ”Measurement of Thermally Induced Warpage of BGA Package/Substrates Using Phase-Stepping Shadow Moiré”, IEEE Electronic Packaging Technology Conference, pp. 283~289, 1997
[5]Y.Guo, S.Liu, “Development in Optical Methods for Reliability Analysis in Electronic Packaging Applications”, Journal of Electronic Packaging, Vol. 120, pp. 186~193, 1998
[6]Yarom Polsky, Charles Ume and Walter Sutherlin, “Application of Thermoelastic Lamination Theory to Predict Warpage of a Symmetric and Simply Supported Printed Wiring Board During Temperature Cycling”, IEEE Electronic Components and Technology Conference, pp. 345~352, 1998
[7]G.J.Petriccione and I.C.Ume, ”Warpage Studies of HDI Test Vehicles During Various Thermal Profiling”, IEEE Transactions on Advanced Packaging, Vol. 22, pp. 624~637, 1999
[8]黃昭彰，“相移陰影疊紋量測系統在半導體暨電子構裝之應用”，國立台灣大學應用力學研究所碩士論文，1999
[9]陳志松，“應用光測力學在電子構裝之量測分析”，國立台灣大學應用力學研究所碩士論文，2000
[10]林志緯，“電子元件受熱變形之光學量測與力學分析”，私立元智大學機械工程研究所碩士論文，2001
[11]李智維，“打線凸塊式晶片型覆晶構裝之結構分析與設計”，私立元智大學機械工程研究所碩士論文，2003
[12]Toyohiko Yatagai, Suezou Nakadata, Masanori ldesawa and Hiroyoshi Saito, ”Automatic Fringe Analysis Using Digital Image Processing Techniques”, Optical Engineering, Vol. 21, No. 3, June 1982
[13]William W.Macy, Jr, ” Two-Dimensional Fringe-Pattern Analysis”, Applied Optics, Vol. 22, No. 23/1, pp. 3898~3901, December 1983
[14]J.M.Huntley, ”Noise-Immune Phase Unwrapping Algorithm”, Journal Applied Optics, Vol. 28, No. 15/15, August 1989
[15]J.R.Buckland, J.M.Huntley and S.R.E.Turner, ”Unwrapping Noisy Phase Maps by Use of a Minimum-Cost-Matching Algorithm”, Applied Optics, Vol. 34, No. 23/10, pp. 5100~5108, August 1995
[16]蔡怡庭，“光學相位量測暨影像處理技術在電子構裝之應用”，國立台灣大學應用力學研究所碩士論文，2000
[17]Xiao Yuan He, Xin Kang, Cho Jui Tay, Chenggen Quan and Huai Min Shang, ”Proposed algorithm for phase unwrapping”, Applied Optics, Vol. 41, No. 35/10, pp. 7422~7428, December 2002
[18]James W.Dally and William F.Riley, ”Experimental Stress Analysis”, McGraw-Hill Co., pp. 389~423, New York, 1991
[19]K.Creath, ”Phase-measurement interferometry techniques”, Progress in Optics, Vol. XXVI, pp. 351~393, 1988
[20]W.R.J.Funnell, ”Image processing applied to the interactive analysis of interferometric fringes”, Applied Optics, Vol. 20, No. 18, pp. 3245~3250, September 1981
[21]Antonio Baldi, ”Phase unwrapping by region growing”, Applied Optics, Vol. 42, No. 14, pp. 2498~2505, May 2003
[22]Justo Arines, ”Least-squares modal estimation of wrapped phase: application to phase unwrapping”, Applied Optics, Vol. 42, No. 17, pp. 3373~3378, June 2003
[23]Heng Liu, Alexander N.Cartwright and Cemal Basaran, ”Moiré interferogram phase extraction: a ridge detection algorithm for continuous wavelet transforms”, Applied Optics, Vol. 43, No. 4, pp. 850~857, February 2004