1.陳世憲, ”三維多晶片模組預燒承座之設計、製造及可靠性研究”,
國立清華大學, 碩士論文, 2002年6月.
2.蕭金首, ”三維多晶片模組BGA封裝之預燒承座設計,製造與模擬
測試”, 國立清華大學,碩士論文, 2003年6月3.王耀祥, ”IC模組化預燒承座之分析探討”, 中華大學,碩士論文,2004年7月
4.D.Y. Shih and P. Laro and K. Fogel and B. Beaman and Y.H. Liao
and J. Hedrick,”New Ball Grid Array Module Test Sockets”, IEEE
Electronic Components and Technology Conference, pp. 467-470 ,
1996.
5.M. Sakata and K. Ono and K. Furusawa, ”Development of
Burn-In Test Socket for 0.5 mm 256 pins LGA”, Electronic Components and Technology Conference, pp. 521-524, 1999.
6.R.A. Fillion and R.J. Wojnarowski and W. Daum, ”Bare Chip Test
Techniques for Multichip Modules”, Electronic Components and Technology Conference, Proceedings., 40th , 20-23 May pp.554-558,
1990.
7.N.L. Tracy and R. Rothenberger and C.Copper and N. Corman and
G.Biddle and A. Matthews and S. McCarthy ”Array Sockets and
Connectors Connectors Using MicroSpring Technology”, Electronics
Manufacturing Technology Symposium, pp. 129-140, 2000.
8.J.W. foerstel, ”Carrier and socket Technology for High Pin
count QFP Packages”, IEEE transaction on Components, Packaging, and Manufacturing Technology – Part A, Vol. 18, No. 1, pp.136
-141, March 1995.
9.A. Chinda and A. Matsuura and O. Yoshioka and M. Mita and
H. Cable, ”Investigation of High Reliability Micro Bump Plating
Technique on Tape Carrier”, Electronic Components and Technology
Conference, pp. 850-854, 2000.
10.N. Khan and D. Pinjala and Mahadevan and K. Iyer and L. Baomin,
and R. Mandal and Y. C. Mui, ”Thermal Analysis of IC Package
Burn-in Subrack”, Electronic Packaging Technology Conference, pp.366-370, 2002.
11.D. Gardell, ”Temperature Control During Test and Burn-in”, Inter
Society Confeence on Thermal Phenomena, pp. 635-643, 2002.
12.陳精一, ”ANSYS6.0電腦輔助工程分析”, 全華科技圖書股份
有限公司, 台北市, 民國九十一年十一月初版。
13.康淵、 陳信吉, ”ANSYS入門(修訂二版)”, 全華科技圖
書股份有限公司, 台北市, 民國九十三年三月二版。
14.陳建國、 廖崴、 詹鉐, ”SolidWorks 2003 教學範本”, 松崗
資訊股份有限公司, 台北市, 民國九十三年三月初版。
15.趙浡霖, ”品管、可靠度及工程設計”, 科技圖書股份有限公司,
台北市, 民國七十六年一月初版。
16.王宗華, ”可靠度工程技術的理論與實用”, 中華名國品質管制
學會, 台北市, 民國七十二年十一月初版。
17.劉漢誠, ”球腳格狀陣列封裝技術”, 鴻海精密工業股份有限
公司,台北市, 民國八十六年十二月初版。
18.余王傑,”電子連結器S型彈簧中介層之材料及負荷下之有限元
素分析”,中國文化大學, 2000年6月。
19.丁建仁、 陳志鏗、 張峰毓、 蔡育都, ” 電子連接器插拔力及
導線塑性變形之研究”, Taiwan ANSYS User Conference, 2002
年。
20.D.H. Stamatis and S. Sigma and Beyond, St Lucie Press, pp.
319-320, 2003.
21.D. Hay and S. Clara and Calif.”Integrated Circuit Package Burn-In
Socket Linkage System”, US Patent NO. 5902144, May 11, 1999.
22.J. Forster, ”Chip Scale Package Burn-in Socket Technology as
Pitches Move to 0.5 mm”, Proceedings of FUTURE FAB
International, pp. 297-302, 2000.
23.ATO-Innovation, Philips Semiconductors, San Jose.”Conductivity of conductive polymer for flip chip bonding and BGA socket”, Microelectronics Journal, Vol. 32 pp. 197-203, 2001.
24.莊其峰, “高傳導型鈹銅合金在高溫溫度域之機械性質”,逢甲
大學,1997年6月。