(3.238.7.202) 您好!臺灣時間:2021/03/01 21:48
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳政翰
研究生(外文):Jeng-Han Chen
論文名稱:可調式有限場乘法器設計與研究
論文名稱(外文):Research and Design of Adjustable Finite Field Multiplier
指導教授:闕河立
指導教授(外文):Her-Lih Chiueh
學位類別:碩士
校院名稱:龍華科技大學
系所名稱:電子系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2005
畢業學年度:93
語文別:中文
論文頁數:102
中文關鍵詞:可調式乘法器有限場
外文關鍵詞:Finite fieldmultiplieradjustable
相關次數:
  • 被引用被引用:0
  • 點閱點閱:107
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文將一有限場的乘法器,經過外部的控制訊號及控制電路,將它設計成可調式有限場乘法器。本論文將就位元移位式(Bit Slice)演算法及心臟收縮式(Systolic)演算法,兩種不同的有限場乘法器演算法,來做為可調式有限場乘法器之基本架構,經過設計之後的單一有限場乘法器,可利用外部控制信號來選擇乘法器運算於 ,其中 為可運算之有限場範圍上限,若 =10,則該電路經重新控制之後,將可運算於 、 、 … 、 等有限場,而本論文是以 =4的情況作討論。
設計完成之後,將以硬體描述語言(Verilog–HDL)來驗證本論文,所提出的設計方法。
In this thesis, we designed finite field multipliers with various control circuit that make the parameter m be adjustable. We design the multipliers with Bit-slice and Systolic array algorithms respectively.
In these designs, we can adjust the parameter of to be less than upper limit, N, such as N = 10. By various control mechanisms, the multipliers can be operated as multipliers for . We illustrate the methods and results with the special case of in details. We also use verilog programming to verify the designs proposed in this thesis.
中文摘要.............................................................i
英文摘要............................................................ii
誌謝...............................................................iii
目錄................................................................iv
圖目錄..............................................................vi
表目錄.............................................................vii
第一章 緒論..........................................................1
1.1 研究動機與目的................................................1
1.2 論文組織......................................................2
1.3 工作環境......................................................3
第二章 基礎代數......................................................4
2.1 簡介..........................................................4
2.2 群............................................................4
2.3 環............................................................5
2.4 場............................................................7
2.5 有限場........................................................8
2.6 基本運算.....................................................10
第三章 乘法器演算法.................................................12
3.1 簡介.........................................................12
3.2 位元移位式演算法.............................................12
3.3 心臟收縮式演算法.............................................19
第四章 可調式有限場乘法器之架構設計與模擬...........................25
4.1 簡介.........................................................25
4.2 可調式有限場位元移位式乘法器.................................25
4.2.1 以位元移位式演算法設計之分析.............................25
4.2.2 以位元移位式演算法製作可調式有限場乘法器.................30
4.2.3 可調式位元移位有限場乘法器架構設計.......................38
4.3 可調式有限場心臟收縮式乘法器.................................42
4.3.1 以心臟收縮式演算法設計之分析.............................42
4.3.2 以心臟收縮式演算法製作可調式有限場乘法器.................47
4.3.2 可調式心臟收縮有限場乘法器架構設計.......................57
第五章 結論與未來展望...............................................59
5.1 結論.........................................................59
5.2 未來展望.....................................................60
參考文獻............................................................61
附錄
A.一般型位元移位式乘法器程式....................................64
B.可調式位元移位式乘法器程式....................................70
  C.一般型心臟收縮式乘法器程式....................................81
D.可調式心臟收縮式乘法器程式....................................88
[1] P.Andrew Scott, Stafford E. Tavares, Lloyd E. Peppard.“A Fast VLSI Multiplier for ,”IEEE J.Select. Area Commun., vol, C-4(1):62-66, JANUARY 1986.
[2] C.S. Yeh, I.S. Reed, and T.K.Truong.“Systolic multipliers for ,”IEEE Trans. Comput., vol. C-33, pp. 357~360, Apr. 1984
[3] Peter Sweeney, Error Control Coding from theory to practice, UK:John Wiley & Sons, LTD, 2002.
[4] Lin Shu, Error Control Coding Fundamentals and Applications, Prentice-Hall NJ. 1983.
[5] G.B.Agnew, R.C.Mullin, I.M.Onyszchuk and S.A.Vanstone.“An implementation for a fast public-key cryptosystem.”J.Cryptol., vol. 3, pp.63-79, 1991.
[6] R.Lidl and H.Niederreiter, Encyclopedia of Mathematics, Finite Fields, Cambridge:Cambridge University Press, 1986.
[7] C.H.Hsu, T.K.Truong,“The Feasibility Study of Designing a FPGA Multiplier-core on Finite Field,”IEEE Trans. Field-Programmable Tech. On 16-18, pp.386-389, Dec 2002.
[8] I.S.Reed and G.Solomon,“Ploynomial Codes over Certain Finite Fields,”J.Soc.Ind.Appl.Math., 8,pp.300-304, June 1960.
[9] I.B.Oldham, R.T.Chien, and D.T.Tang,“Error Detection and Correction in a Photodigital Storage System,”IBM J.Res.Dev., 12(6), pp.422-430, Nov 1968.

[10] R.T.Chien,“Memory Error Control:Beyond Parity,”IEEE Spectrum, No.7, pp.18-23, July 1973.
[11] E.R.Berlekamp.“Bit serial Reed-Solomon encoders,”IEEE Trans on information Theory, IT-28(6):869-874, Nov.1982.
[12] C.C.Wang et al.“VLSI Architectures for Computing Multiplications and Inverses in ,”IEEE Tran. On Computers, C-34(8):709-716, August 1985.
[13] I.s.Hsu, T.K.Truong, L.J.Deutsch, and I.S.Reed.“A Comparison of VLSI Architecture of Finite Field Multipliers using Dual, Normal, or Standard Bases,”IEEE Trans on Computers, 37(6):735-739, June 1988.
[14] Richard O.Hill, Jr., Elementary Linear Algebra with Applications 3rd, Saunders College Publishing, 1996.
[15] 侯源安, 代數學含編碼學,台北:東華書局 2001
[16] 鄭信源, Verilog 硬體描述語言數位電路設計實務 ,台北:儒林出版社 2003
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 12. 易明秋,論公開說明書之法規範體系,中原財經法學第13期,2004年12月。
2. 11. 林仁光,論老股承銷公開說明書不實記載之民事責任是否有證券交易法第三十二條之適用議,證券暨期貨月刊第22卷第8期,2003年8月。
3. 10. 林仁光,論證券發行人不實揭露資訊之法律責任-兼論證券交易法修正草案第二十條,律師雜誌第二九七期,2004年6月。
4. 7. 卓敏枝,海峽兩岸會計師核閱財務預測問題之比較性探討,會計研究月刊167期,民國88年10月。
5. 6. 吳林,對現行財務預測制度之看法及建議,證券櫃檯第84期,民國92年6月。
6. 5. 吳當傑,論財務預測公開體系之建立,證券管理第五卷第二期,民國76年3月。
7. 4. 方智強、吳安妮,臺灣經理人員主動揭露盈餘預測之實證研究,會計評論第30期,民國86年3月。
8. 3. 王志誠,發行市場證券詐欺規範之解釋及適用,律師雜誌第二九七期,2004年6月。
9. 2. 王志誠,公開說明書不實記載之民事責任,政大法學評論第82期,2004年12月。
10. 1. 王文宇,從公司不法行為之追訴論民、刑、商法之分際,月旦法學第103期,2003年12月。
11. 16.湯玲郎、蘇威豪,2002,「企業環境、競爭策略與品管資訊對經營績效之影響」,輔仁管理評論,第9卷,第1期,第1-26頁。
12. 6. 林秋發,1995,「信用合作社經營績效之研究―多變量分析法之應用」,國立屏東商專學報,第3期,第23-34頁。
13. 13. 范明玲,立法院想廢 證管會強留 投資人難懂—新修訂財務預測公開體系總檢討,會計研究月刊第140期,民國86年7月。
14. 14. 施禔盈,證管會、會計師、學術界三角對談--辯論財務預測資訊公開相關措施之成效,會計研究月刊第102期,民國83年3月。
15. 16. 耿一馨,論違反企業資訊公開規定之民事責任(下),證券管理,1994年9月。
 
系統版面圖檔 系統版面圖檔