跳到主要內容

臺灣博碩士論文加值系統

(44.201.97.0) 您好!臺灣時間:2024/04/14 04:27
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:邱偉茗
研究生(外文):Wei-Ming Chiu
論文名稱:一個使用和差調變器的2.4GHz直接調變發射器
論文名稱(外文):A 2.4 GHz ΣΔ Frequency Synthesizer for Direct Modulation Transmitter
指導教授:陳巍仁陳巍仁引用關係
指導教授(外文):Wei-Zen Chen
學位類別:碩士
校院名稱:國立交通大學
系所名稱:電子工程系所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2004
畢業學年度:93
語文別:中文
論文頁數:92
中文關鍵詞:頻率合成器和差調變器
外文關鍵詞:frequency synthesizerΣΔ modulator
相關次數:
  • 被引用被引用:1
  • 點閱點閱:223
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於近年來,無線通訊產品的應用越來越普及,所以有許多新的系統因應此潮流而產生,而這些新的射頻系統無不朝向高整合度、低成本、低功效這幾方面發展且要同時滿足高效能這個大前題,也因此這篇論文將會針對這些目標, 並著重於無線通訊的發射器部分,並滿足1Mb/s 的資料傳輸速率。
我們利用一個數位補償的方法,可使得傳輸資料量可以大於非整數型的頻率合成器的頻寬,而使用這種方法,所製作的2.4GHz發射器,只需有非整數型的頻率合成器,和一個數位傳輸濾波器,即可完成每秒一百萬位元的資料傳輸率,而最主要實作在晶片中的是一個非整數型的頻率合成器,此頻率合成器主要包括有相位和頻率檢測器、電荷幫浦、電壓控制電壓振盪器、多係數除頻器和一個全數位化的Σ-Δ調變器。
此論文完成了一個使用和差調變器的2.4GHz直接調變發射器,使用台積電0.18μm 1P6M的互補式金氧半製程,此電路總消耗功率為16mW,供應電壓為1.8伏特,總晶片面積為1300μm×1300μm.。對電壓控制電壓振盪器的量測可知,其相位雜訊為-117.14dBc@1MHz 和 -120dBc@2MHz ,此量測結果符合藍芽系統的規範。
The use of wireless products has been rapidly increasing in the past few years, and there has been worldwide development of new systems to meet the needs of this growing market. As a result, new radio architectures and circuit techniques are being actively sought that achieve high levels of integration and low power operation while still meeting the stringent performance requirements of today’s radio systems.
In this thesis, a DS fractional-N frequency synthesizer is proposed. Incorporating with base band digital modulation, a direct modulation transmitter architecture can be achieved for low cost and high performance design goals. This motivates the research of this work.
The fractional-N frequency synthesizer is comprised of a DS modulator, a phase frequency detector, a charge pump loop filter, a LC voltage controlled oscillator , and a programmable frequency divider. Single loop, a 2bit and 3rd order modulator architecture is utilized for noise shaping. Moreover, a novel current matched charge pump circuit is proposed to reduce reference spurs. Finally, adaptive biasing VCO circuit is proposed for low noise performance.
The single chip DS frequency synthesizer has been implemented in 0.18μm CMOS technology. The chip size is 1300μm´1300μm.The measured VCO phase noise is -117dBc/Hz@1MHz offset, and is -120dBc/Hz @ 2MHz offset .Operating under a 1.8v supply, total power dissipation is 16mW.
內容
中文摘要
英文摘要
內容
表目
圖目

目錄

第一章 簡介 …………………………………………. 16
第二章 頻率合成器的基本理論………………………25
2.1 簡介………………………………………….....25
2.2 鎖相迴路的雜訊……………………………….26
2.3 整數鎖相迴路………………………………….28
2.4 非整數鎖相迴路……………………………….29
2.5 使用和差調變器的非整數鎖相迴路………….31
2.6 電壓控制振盪器……………………………….34
2.7 閉迴路頻寬的選擇…………………………….37
2.8 電荷幫浦電流的選擇………………………….38
2.9 迴路濾波器的計算…………………………….40
2.10 鎖相迴路的穩定性分析……………………….43
第三章 和差調變器
3.1 簡介………………………………….………..44
3.2 和差調變器架構……………………………...44
3.3 低階和差調變器……………………….……..48
3.31 一階和差調變器………………………….48
3.32 二階和差調變器………………….………49
3.4 高階和差調變器……………………………...50
3.5 單級和差調變器…………………………...…51
3.6 多位元和差調變器………………….………..52
3.7 多級雜訊整形架構之和差調變器…….…….53
3.8 多級雜訊整形架構之和差調變器和一級多
階和差調變器的比較…………………….…54
3.9 諧波與加入雜訊…….……………………….57
3.10 和差調變器架構…….…..…………………...61
3.11 穩定性分析………….…………………….....62
3.12 和差調變器電路…….……………………….63


第四章 頻率合成器設計……………………………..65
4.1 簡介………….………………………………65
4.2 相位頻率偵測器…………………………….66
4.3 電荷幫浦的設計…………………………….71
4.4 多係數除頻器的設計……………………….73
4.4.1 除頻器簡介………………………………73
4.4.2 前置除頻器………………………………74
4.4.3 可程式計數器……………………………76
4.4.4 屏蔽計數器………………………………77
4.5 具有可適應性偏壓的電壓控制振盪器….…78
4.6 量測資料………………………………….….81

第五章 結論……………………………………………88

參考文獻………………………………………………..89



  


表目
表一 藍芽系統規格表…………………….……………...……….24
表二 參數表…..…………………………………………………..39
表三 PLL被動元件表……………………………………………57
表四 除數對照表………….……………………………………...70
表五 加法器位元分配表…………………………………………64
表六 規格表…………….………………………………..……….66
表七 量測整理表………………………………………..………..87

圖目
圖1.1 發射器的基本架構………………………………….………17
圖1.2 一般發射器的架構………………………………………….18
圖1.3 直接調變電壓控制振盪器……………………………….…18
圖1.4 直接調變頻率合成器的架構……………………………….19
圖1.5 能充分利用頻譜的非整數型頻率合成器………………….20
圖1.6 訊號路徑的轉移曲線………………………………...……..21
圖1.7 頻寬對輸出頻譜的影響……...……………………………..22
圖1.8 頻寬對輸出頻譜的影響…………………………………….23
圖1.9 等效模型………………...…………………………………..23
圖2.1 線性相位雜訊模型…………...…………………………..26
圖2.2 整數鎖相迴路方塊圖…………………………….………29
圖2.3 傳統的非整數鎖相迴路…………………………………30
圖2.4為一使用和差調變器的非整數鎖相迴路的架構圖………31
圖2.7閉迴路頻寬的選擇………………………………………....38
圖2.9電荷幫浦的電流選擇…….……………………….………..40
圖2.10 迴路濾波器…………….………………………….……...41
圖2.11 穩定度分析………………….…………………..………..42
圖3.1 和差調變器的雜訊整形原理….…………………………45
圖3.2 一階和差調變器的原始架構…………………………….46
圖3.3一階和差調變器改良架構………………….……………..46
圖3.4 和差調變器方塊圖………………………………………47
圖3.5 一階和差調變器…………………………………………47
圖3.6 二階和差調變器………………………………………….49
圖3.7 雜訊轉移函數NTF頻譜………………………………..51
圖3.8 Feedforward單級和差調變器..……………………..…..52
圖3.9多級雜訊整形架構之和差調變器………………….……...54
圖3.10 三級一階的和差調變器的輸出波形……………….…….55
圖3.11 一級三階的和差調變器輸出波形…………..……..……..55
圖3.12 電荷幫浦的非理想效應……………………………..…....56
圖3.13 模擬電荷幫浦的非理想效應的模型…………….………56
圖3.14 死區(Dead Zone)的影響……………………..….……….57
圖3.15 加入額外的擾亂訊號 ………………………………….59
圖3.16 和差調變器的輸出頻譜………………………………….59
圖3.17 量化位階分佈圖 ………………………………………...59
圖3.18 除數對照圖……………………………………………....69
圖3.19 加入額外的擾亂訊號 ………………………………..61
圖3.20 二位元三階和差調變器根軌跡圖….………………….63
圖4.1 頻率合成器架構圖………………….…………………...65
圖4.2 (a) 相位和頻率檢測器(b) 相位和頻率檢測器的狀態圖
(c) 相位和頻率檢測器的時序圖…………………………………67
圖4.3(a) 相位和頻率檢測器的內部電路(b) 相位和頻率檢測器
的特徵圖……………………………………………………….…..68
圖4.4 D型正反器…………………………………………………69
圖4.5相位和頻率檢測器的模擬結果…………………………....69
圖4.6 死區的模擬………………………………..………………70
圖4.7電荷幫浦…………………………………………………...71
圖4.8 電流誤失模擬圖…………………………………………..72
圖4.9防止電流源進入三極管區模擬圖..……………………....72
圖4.10參考訊號源的寄生效應………………………………….73
圖4.11 多係數除頻器…………………………………………...74
圖4.12除4、除5的電路方塊圖………………………………..75
圖4.13 除4/5前置除頻器的信號圖….………………………..75
圖4.14 高速除2電路…………………………………………...76
圖4.14 高速除2電路………………………..…………………77
圖4.16 屏蔽計數器架構圖………..……………………………78
圖4.18 屏蔽計數器信號圖……………………………..……....78
圖4.19 可調式電壓控制振盪器......……………………………79
圖4.20偏壓電流的控制電路 ……………………………………80
圖4.21電壓控制振盪器的輸出………………………………….81
圖4.22相位雜訊的模擬………………………………………….81
圖4.23 VCO@2.4GHz 頻譜圖………………………………….82
圖4.24 VCO@2.42GHz 頻譜圖………………………………...83
圖4.24VCO@2.43GHz 頻譜圖………………………………….83
圖VCO@2.44GHz 頻譜圖………………..……………………..84
圖VCO@2.45GHz 頻譜圖……………………………..………..84
圖VCO@2.46GHz 頻譜圖………………………………………84
圖4.29 VCO@2.47GHz 頻譜圖….…………..…………………85
圖4.30 VCO@2.48GHz 頻譜圖…………….…………………..85
圖4.31除頻器的波形…………………………………………….86
圖4.32晶片照相圖..……………………………………………...86
參考文獻

[1] P. Gray and R. Meyer, “Future directions in silicon ICs for RF personal communications,”in IEEE Custom IC Conference, pp. 83–90, 1995.

[2] J. Sevenhans, A. Vanwelsenaers, J.Wenin, and J. Baro, “An integrated Si bipolar RF transceiver for a zero IF 900 Mhz GSM digital mobile radio frontend of a hand portable phone,” in IEEE Custom IC Conference, pp. 7.7/1–4, 1991.

[3] I. A. Koullias, J. H. Havens, I. G. Post, and P. E. Bronner, “A 900 Mhz transceiver chip set for dual-mode cellular radio mobile terminals,” in Proceedings of IEEE International Solid-State Circuits Conference, pp. 140–1, Feb. 1993.

[4] T. Stetzler, I. Post, J. Havens, and M. Koyama, “A 2.7 V to 4.5 V single-chip GSM transceiver RF integrated circuit,” in Proceedings of IEEE International Solid-State Circuits Conference, pp. 150–1, Feb. 1995.

[5] J. Fenk, W. Birth, R. Irvine, P. Sehrig, and K. Schon, “An RF front-end for digital mobile radio,” in Bipolar Circuits and Technology Meeting, pp. 244–7, 1990.

[6] K. Negus, B. Koupal, J. Wholey, K. Carter, D. Millicker, C. Snapp, and N. Marion, “Highly-integrated transmitter RFIC with monolithic narrowband tuningfor digital cellular handsets,” in Proceedings of IEEE International Solid-State Circuits Conference, pp. 38–9, Feb. 1994.

[7] W. Djen and P. Shah, “Implementation of a 900 Mhz transmitter system using highly imtegrated ASIC,” in IEEE 44th Vehicular Technology Conference, pp. 1341–5 vol. 2, June 1994.

[8] S. Heinen, S. Beyer, and J. Fenk, “A 3.0 V 2 Ghz transmitter IC for digital radio communication with integrated VCOs,” in Proceedings of IEEE Internationa Solid-State Circuits Conference, pp. 150–1, Feb. 1995.
[9] S. Heinen, K. Hadjizada, U. Matter, W. Geppert, V. Thomas, S.Weber, S. Beyer, J. Fenk, and E. Matschke, “A 2.7V 2.5 GHz Bipolar Chipset for Digital Wireless Communication,” in Proceedings of IEEE International Solid-State Circuits Conference, pp. 306–7, Feb. 1997.

[10] T. A. Riley and M. A. Copeland, “A simplified continuous phase modulator technique,” IEEE Transactions on Circuits and Systems — II: Analog and Digital Signal Processing, vol. 41, no. 5, pp. 321–328, May 1994.

[11] T. A. Riley, M. A. Copeland, and T. A. Kwasniewski, “Delta-Sigma Modulation in Fractional-N Frequency Synthesis,” IEEE Journal of Solid State Circuits, vol. 28, no. 5, pp. 553–559, May 1993.

[12] B. Miller and B. Conley, “A Multiple Modulator Fractional Divider,” in Proc . 44th Annual Symp. on Freq. Control, pp. 559–567, May 1990.

[13] B. Miller and B. Conley, “A Multiple Modulator Fractional Divider,” IEEE Trans. Instrumentation and Meas., vol. 40, no. 3, pp. 578–583, June 1991.

[14] M. Perrott, T. Tewksbury, and C. Sodini, “A 27-mW CMOS fractional-N synthesizer using digital compensation for 2.5-Mb/s GFSK
modulation,” IEEE J. Solid-State Circuits, vol. 32, pp. 2048–2060,
Dec. 1997.

[16] “A General Theory of Phase Noise in Electrical Oscillators” Ali Hajimiri, Thomas H. Lee , IEEE Journal of Solid-State Circuits ,VOL.33,NO.2 , February 1998 ,pp179-194

[17] Bram De Muer; Steyaert, M.S.J.; “On the analysis of Delta Sigma fractional-N frequency synthesizers for high-spectral purity” Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on see also Circuits and Systems II: Express Briefs, IEEE Transactions on] ,Volume: 50 , Issue: 11 , Nov. 2003
Pages:784 – 793

[18] National Semiconductor
[19]J.C.Candy,”A Use of Limot Cycle Oscillations to Obtain Robust Analog top Digital Converters” . IEEE Trans. On Communications. VOL/ COM-22. pp.298-305. 1974.

[20] J.C.Candy,”A Use of Double Integration in Sigma Delta Modulation”.IEEE Trans.On Communications. VOL. COM-33.pp.249-258. 1985.

[21] J.C.Candy and A.Huynh. “Double Interpolation for Digital to Analog Conversion”. IEEE Trans. Comm., VOL. COM-34. pp.77-81. 1986.

[22] J.C.Candy and O.J.Benjamin. “ The Structure of Quantization Noise from Sigma-Delta Modulatoion”. IEEE Trans. On Communications. VOL.COM-29.pp.1316-1323,.1981.

[23]Y.Matsuya and Y.Akazawa. “Multi-Stage Noise Shaping Technology and Its Application to Precision Measurement” , IMTC ’92 IEEE. Pp.540-544. 1992.

[24] W. Rhee, B. Song, and A. Ali, “A 1.1-GHz CMOS fractional-N frequency synthesizer with a 3-b 3rd-order modulator,” IEEE J. Solid-State Circuits, vol. 35, pp. 271–350, Oct. 2000.

[25] Hyungki Huh, Yido Koo*
“A CMOS Dual-band Fractional-N Synthesizer with Reference Doubler and Compensated Charge Pump ,” ISSCC 2004.
[26] Behzad Razavi, Member, IEEE, “A Study of Phase Noise in CMOS Oscillators,” IEEE J. Solid-State Circuits, Vol. 31, pp. 331-343, March 1996

[27] D. A. Hitok, C. G. Sodini, “Adaptive Biasing of a 5.8GHz CMOS Oscillator”IEEE Int. Solid-State Circuits Conf.Dig. Tech. Papers , pp. 292-293 , Feb.2002.

[28] E.Hegazi,et al., “A Filtering Technique to Lower Qscillator Phase Noise,”IEEE Int. Solid-State Circuits Conf.Dig. Tech. Papers , pp. 292-293 , Feb.2001.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top