(18.204.227.34) 您好!臺灣時間:2021/05/14 09:12
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:黃振洋
研究生(外文):Jen-Yong Huang
論文名稱:應用於無線區域網路與寬頻帶系統之低雜訊放大器設計
論文名稱(外文):The Design of Low Noise Amplifier for WLANs and Wide-Band System Application
指導教授:辛裕明
指導教授(外文):Yue-Ming Hsin
學位類別:碩士
校院名稱:國立中央大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2005
畢業學年度:93
語文別:中文
論文頁數:93
中文關鍵詞:雙頻帶寬頻帶無線區域網路低雜訊放大器
外文關鍵詞:Wide-BandDual-BandWireless Local Area NetworksLow Noise Amplifier
相關次數:
  • 被引用被引用:26
  • 點閱點閱:240
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:51
  • 收藏至我的研究室書目清單書目收藏:0
本論文主要分為三大部份,第一與第二部份主要為應用於無線區域網路接收端系統,第三部份主要為應用於寬頻帶接收端系統。第一部份為利用TSMC SiGe 0.35-um HBT製程設計應用於雙頻帶射頻接收前端之低雜訊放大器,結合兩個頻段(2.4 GHz / 5.8 GHz)之雙頻帶低雜訊放大器可節省整體電路的面積並達到節省成本的目的。此外因傳統矽製程所產生的額外寄生效應將會影響射頻電路的特性表現,故利用附錄(A)之Shielded PADs設計方式,可有效的提升射頻電路之準確性。S-參數量測結果於頻率2.4 GHz之S21 = 11.1 dB、S11 = -14.2 dB、S22 = -9.4 dB、IP1dB = -8 dBm、OP1dB = 0.5 dBm、IIP3 = -4.4 dBm、OIP3 = 5.3 dBm。而頻率於5.8 GHz之S21 = 5.1 dB、S11 = -18.8 dB、S22 = -8.4 dB、IP1dB = -6 dBm、OP1dB = -2.4 dBm、IIP3 = 3.7 dBm、OIP3 = 7.3 dBm。雜訊指數於2.4 GHz下為4.3 dB,5.8 GHz下為5.4 dB,大致上模擬與量測結果已達到預期目標。第二部份為利用GCT GaAs 2.0-um HBT製程設計5.2 GHz頻段之低功率低雜訊放大器,利用有限的電容電感值設計雜訊匹配網路電路。於低功率操作下,其量測S-參數結果為S21 = 8.7 dB、S11 = -11.1 dB、S22 = -21.9 dB、IP1dB = -10 dBm、OP1dB = -2.3 dBm、IIP3 = -5.1 dBm、OIP3 = 3.6 dBm,雜訊指數為2.12 dB,此特性表現已接近初始模擬結果。第三部份為採用GaAs 0.15-um pHEMT製程設計應用於寬頻帶系統之低雜訊放大器,利用傳輸線設計所需的寬頻匹配網路。其S-參數量測結果於1.5 ~ 18 GHz之S21約為11.5 ~ 14 dB、S11約小於-2 dB、S22約小於-5 dB,雜訊指數的量測結果於1.5 ~ 18 GHz為1.9 ~ 2.4 dB,線性與非線性度量測分別於10 GHz下量測,其IP1dB = -13 dBm、OP1dB = -2.9 dBm、IIP3 = -4.6 dBm、OIP3 = 6.4 dBm,大致趨勢上皆符合預期結果。最後此論文的貢獻在於成功地利用Shielded PADs設計方式於射頻電路架構上,且由量測與模擬結果的對照可得知,已大幅改善其傳統矽製程所會產生額外寄生效應的問題。另經由適當的電路設計方式於不同頻帶的電路應用上,模擬與量測結果趨勢上已符合預期的特性,此方面可提供往後設計射頻電路時的參考。
目錄
頁次
第一章 緒論……………………………………………… 1
1.1 研究背景………………………………………… 1
1.2 研究動機………………………………………… 2
1.3 章節概述………………………………………… 3
第二章 低雜訊放大器之設計考量……………………… 4
2.1 簡介……………………………………………… 4
2.2 雜訊型態………………………………………… 5
2.2.1 熱雜訊…………………………………………… 5
2.2.2 散射雜訊………………………………………… 6
2.2.3 閃爍雜訊………………………………………… 7
2.3 電晶體之雜訊計算……………………………… 7
2.3.1 訊雜比與雜訊指數……………………………… 7
2.3.2 雙極性電晶體之雜訊計算……………………… 10
2.3.3 場效電晶體之雜訊計算………………………… 13
2.3.4 多級放大電路之雜訊計算……………………… 16
2.4 穩定度考量……………………………………… 17
2.5 線性度與非線性度之影響……………………… 18
2.6 電路型式………………………………………… 23
2.7 設計流程說明…………………………………… 24
第三章 無線區域網路接收端之低雜訊放大器設計…… 27
3.1 無線區域網路系統簡介………………………… 27
3.2 雙頻帶 SiGe HBT 低雜訊放大器……………… 29
3.2.1 SiGe 0.35-um HBT 製程技術簡介……………… 30
3.2.2 電路架構與原理………………………………… 33
3.2.3 模擬結果………………………………………… 34
3.2.4 電路佈局………………………………………… 39
3.2.5 量測結果………………………………………… 40
3.2.6 結果與討論……………………………………… 48
3.3 5.2-GHz GaAs HBT低雜訊放大器……………… 49
3.3.1 GaAs 2.0-um HBT 製程技術簡介……………… 49
3.2.2 電路架構與原理………………………………… 53
3.2.3 模擬結果………………………………………… 54
3.2.4 電路佈局………………………………………… 58
3.2.5 量測結果………………………………………… 59
3.2.6 結果與討論……………………………………… 64
第四章 寬頻帶低雜訊放大器設計……………………… 65
4.1 寬頻帶微波通訊系統簡介……………………… 65
4.2 寬頻帶低雜訊放大器…………………………… 67
4.2.1 GaAs 0.15-um pHEMT 製程技術簡介…………… 67
4.2.2 電路架構與原理………………………………… 69
4.2.3 模擬結果………………………………………… 70
4.2.4 電路佈局………………………………………… 74
4.2.5 量測結果………………………………………… 75
4.2.6 結果與討論……………………………………… 80
第五章 結論……………………………………………… 82
參考文獻 …………………………………………………………………………… 83
附錄A 應用Shielded PADs之於射頻電路特性改善… 87
A.1 Shielded PADs簡介…………………………… 87
A.2 傳統PADs與Shielded PADs之結構圖………… 87
A.3 模擬與量測結果……………………………… 89
A.4 結果與討論……………………………………… 92
[1] B. Razavi, “Design of Analog CMOS Integrated Circuits,” McGraw-Hill Education, 2000

[2] H. Nyquist, “Thermal Agitation of Electric Charge in Conductors,” Phys. Rev., 32, 1928, pp. 110-113

[3] K. Chang, I. Bahl and V. nair, “RF and Microwave Circuit and Component Design for Wireless System,” A John Wiley & Sons, INC. 2002

[4] T. H. Lee, “The Design of CMOS Radio-Frequency Integrated Circuit,” Cambridge University Press, 1998

[5] 林宥佐, “低雜訊放大器及除頻器於射頻系統晶片之設計與應用,” 國立台灣大學電子工程研究所碩士論文, 2003

[6] 劉文淵, “Ka頻帶低雜訊放大器和共平面波導低通濾波器分析設計與實現,” 國立中央大學電機工程研究所碩士論文, 2004

[7] 李勃緯, “異質接面雙極電晶體低雜訊放大器之設計與實作,” 國立台灣大學電機工程研究所碩士論文, 2002

[8] G. Gonzalez, “Microwave Transistor Amplifier-Analysis and Design, 2nd Ed.,” Prentice Hall, Inc., 1984

[9] D. M. Pozar, “Microwave Engineering, 2nd Ed.,” John Wiley & Sons, Inc., 1998

[10] B. Razavi, “RF Microelectronics,” Prentice-Hall, 1997

[11] Derek. Shaeffer, Thomas H. Lee, “The Design and Implementation of Low-Power CMOS Radio Receivers,” Kluwer Academic Publishers, 1999

[12] IEEE Std 802.11a, “Part11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications : High-speed Physical Layer in the 5 GHz Band,” IEEE-SA Standards Board, 1999

[13] IEEE Std 802.11b, “Part11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications : High-speed Physical Layer Extension in the 2.4 GHz Band,” IEEE-SA Standards Board, 1999

[14] IEEE Std 802.11g, “Part11: Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) Specifications : Further Higher Data Rate Extension in the 2.4 GHz Band,” IEEE-SA Standards Board, 2003

[15] 蔡承樺, “無線區域網路CMOS混頻晶片及雙頻三模收發模組之設計,” 國立中正大學電機工程研究所碩士論文, 2004

[16] S.S. Iyer, G.L. Patton, S.L. Delage, S. Tiwari and J.M.C. Stork, “Silicon-germanium base hetero-junction bipolar transistors by molecular beam epitaxy,” IEDM Tech. Dig., Dec. 1987, pp. 874-876

[17] 陳坤明, “矽鍺異質接面雙極性電晶體之製程技術發展,” 電子與材料雜誌第24期

[18] D. K. Shaeffer and T. H. Lee, “A 1.5-V 1.5-GHz CMOS Low Noise Amplifier,” IEEE J. Solid-State Circuits, vol. 32, no. 5, May 1997, pp. 745-759

[19] H. Hashemi and A Hajimiri, “Concurrent Multiband Low-Noise Amplifiers Theory, Design, and Applications,” IEEE Transactions on Microwave Theory and Techniques, vol. 50, no. 1, Jan 2002, pp. 288-301

[20] Qiu-Huan Huan, Dar-Ron Huang, Huey-Ru Chuang, ”A Fully-Integrated 2.4 / 5.7 GHz Concurrent Dual-Band 0.18 �慆 CMOS LNA For An 802.11 WLAN Direct Conversion Receiver,” Microwave Journal, Issue 4, Feb 2004, pp. 16-20

[21] Mou Shouxian, Ma Jianguo, Yeo Kiat Seng, Do Manh Anh, “An integrated dual-band low noise amplifier for GSM and wireless LAN applications,” SOC Conference, 2003. Proceedings. IEEE International [Systems-on-Chip] 17-20 Sept. 2003, pp. 67-70

[22] Ellinger F., Lott U., Bachtold W., “Ultra low power GaAs MMIC low noise amplifier for smart antenna combining at 5.2 GHz,” Radio Frequency Integrated Circuits (RFIC) Symposium, 2000. Digest of Papers. 2000 IEEE 11-13 June 2000, pp. 157-159

[23] Ruey-Lue Wang, Huang-Wei Chen, Jian-Shiuan Liou, Chih-Ho Tu, “A fully integrated 5.2 GHz CMOS inductively degenerated low noise amplifier,” Circuits and Systems, 2004. Proceedings. The 2004 IEEE Asia-Pacific Conference on Volume 1, 6-9 Dec. 2004, pp. 285-288

[24] Leroux P., Steyaert M., “High-performance 5.2 GHz LNA with on-chip inductor to provide ESD protection,” Electronics Letters, Volume 37, Issue 7, 29 March 2001, pp. 467-469

[25] 台灣電訊網路(TTN), “小型衛星地面站(VSAT)簡介與應用,” 台灣電訊服務網, 2003

[26] 劉偉正, “應用於ISM與Ka頻段之射頻收發機前端電路研製,” 國立中央大學通訊工程研究所碩士論文, 2004

[27] Zirath H., Sakalas P., Miranda J.M., “A low noise 2-20 GHz feedback MMIC-amplifier,” Radio Frequency Integrated Circuits Symposium, 2000. Digest of Papers. 2000 IEEE, 11-13 June 2000, pp. 169-172

[28] Panelli, J., Chiang N., Ou W., Chan R., Shih C., Pao Y.C., Archer J., “A 2.5 dB low noise 6 to 18 GHz HEMT MMIC amplifier,” Microwave and Millimeter-Wave Monolithic Circuits Symposium, 1992. Digest of Papers, IEEE 1992, 1-3 June 1992, pp. 21-24.

[29] Luqueze M.A., Consonni D., Yamada C.Y., “MMIC wideband low noise amplifier,” Microwave and Optoelectronics Conference, 1999. SBMO/IEEE MTT-S, APS and LEOS - IMOC '99. International, Volume: 1, 9-12 Aug. 1999, pp. 264-266

[30] R. Fujimoto, K. Kojima, S. Otaka, “A 7-GHz 1.8-dB NF CMOS Low-Noise Amplifier,” IEEE Journal of Solid-State Circuits, Volume: 37, Issue 7, July 2002, pp. 852-856
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔