臺灣博碩士論文加值系統

本論文提出新的觀點來評斷正反器的能力，我們利用”時間借用”的觀念推導出”貢獻週期時間”這個新的觀點，用正反器的貢獻週期時間的多寡來評斷正反器的能力，並且設計出另一種新的正反器-有條件式最大時間借用正反器。我們先依照傳統上評斷正反器的方法，看正反器的Td_q的速度，分別對四種正反器(ISAFF、CCFF、STFF和ICCFF)提出一套設計準則。然後再用貢獻週期時間的觀點，重新為四種正反器設計新的設計準則。從結果來看，我們發現具有有條件式弁鄋漸縣狊?CCFF和CMTBFF)可以有比較大的貢獻週期時間，而且也會有比較小的必v消耗。
我們還模擬正反器在不同的製程、電壓和溫度變異下所產生的影響，並且用先進的65奈米製程來看正反器在奈米製程下會有何變化。最後以65奈米製程來下線驗證。

In this thesis we propose the new concept to judge the capability of flip-flop. We use the concept of “time borrowing” to infer the new concept of “contribute cycle time”. We judge the capability of flip-flop by “contribute cycle time” and design a new flip-flop, conditional maximum time borrowing flip-flop (CMTBFF). We propose the individual design guidelines for four flip-flops (ISAFF, CCFF, STFF and ICCFF) by using the traditional method of judging the flip-flop, the speed of Td_q of flip-flop, and then we propose the new design guidelines for four flip-flops by the concept of “contribute cycle time”. From the result, we find that the flip-flop having the capability of condition (CCFF and CMTBFF) can have larger “contribute cycle time” and less power consumption.
We also simulate the influence of flip-flop under different process、voltage and temperature, and we observe the variation of flip-flop under nanometer process. At last we tape-out to verify the new concept by 65 nanomerter process.

目錄 I
附圖目錄 IX
附表目錄 XV
1.1 研究動機 1
1.2 研究重點 6
1.3 本論文章節內容 7
第二章 傳統正反器的電路分析 8
2.1 定義正確的SETUP TIME 8
2.2 模擬環境及條件 11
2.3進一步改良式感測放大器型正反器IMPROVED SENSE-AMPLIFIER-BASED FLIP-FLOP (ISAFF) 14
2.3.1 感測放大器型正反器Sense-Amplifier Flip-Flop（SAFF）[8] 14
2.3.2 進一步改良式感測放大器型正反器 Improved Sense-Amplifier Flip-Flop（ISAFF）[1] 16
2.3.3 設計準則 17
2.3.4 模擬結果 19
2.4條件攫取式正反器CONDITION-CAPTURE FLIP-FLOP（CCFF） 26
2.4.1 動作原理 26
2.4.2 設計準則 27
2.4.3 模擬結果 29
2.5可容忍時脈扭曲正反器SKEW TOLERANCE FLIP-FLOP（STFF） 36
2.5.1 動作原理 36
2.5.2 設計準則 38
2.5.3 模擬結果 39
2.6進一步改良式條件攫取型正反器IMPROVED CONDITIONAL-CAPTURE FLIP-FLOP（ICCFF） 48
2.6.1 動作原理 48
2.6.2 設計準則 51
2.6.3 模擬結果 53
2.7傳統正反器的比較結果 59
第三章 時間借用（TIME BORROWING）的分析 61
3.1 定義TIME BORROWING 61
3.2 在平滑的特性曲線中定義SETUP TIME 70
3.3 定義正反器貢獻的週期時間 74
第四章 分析正反器貢獻週期時間的能力與制定新的DESIGN GUIDELINE 78
4.1 如何增加正反器的貢獻週期時間 78
4.1.1 進一步改良式感測放大器型正反器（ISAFF） 79
4.1.2 條件攫取式正反器（CCFF） 80
4.1.3 可容忍時脈錯離正反器（STFF） 82
4.1.4 條件式最大時間借用正反器Conditional Maximum Time Borrowing Flip-Flop（CMTBFF） 85
4.2 進一步改良式感測放大器型正反器（ISAFF） 87
4.2.1 設計準則 87
4.2.2 模擬結果 89
4.2.3 比較以Td_q為考量與以貢獻週期時間為考量的特 92
性曲線差異 92
4.3 條件攫取式正反器（CCFF） 95
4.3.1 設計準則 95
4.3.2 模擬結果 97
4.3.3比較以Td_q為考量與以貢獻週期時間為考量的特 102
性曲線差異 102
4.4 可容忍時脈錯離正反器（STFF） 104
4.4.1 設計準則 104
4.4.2 模擬結果 106
4.4.3比較以Td_q為考量與以貢獻週期時間為考量的特 110
性曲線差異 110
4.5條件式最大時間借用正反器CONDITIONAL MAXIMUM TIME BORROWING FLIP-FLOP（CMTBFF） 113
4.5.1 設計準則 114
4.5.2 模擬結果 116
4.5.3 比較以Td_q為考量與以貢獻週期時間為考量的特 121
性曲線差異 121
4.6 四種正反器的比較 123
第五章 PVT VARIATION對正反器貢獻週期時間能力的影響 125
5.1 進一步改良式感測放大器型正反器（ISAFF） 125
5.1.1 製程（process） 126
5.1.2 電壓（voltage） 130
5.1.3 溫度（temperature） 131
5.1.4 最糟糕的情況（worst case） 133
5.2 條件攫取式正反器（CCFF） 135
5.2.1 製程（process） 136
5.2.2 電壓（voltage） 139
5.2.3 溫度（temperature） 141
5.2.4 最糟糕的情況（worst case） 143
5.3 可容忍時脈錯離正反器（STFF） 146
5.3.1 製程（process） 146
5.3.2 電壓（voltage） 151
5.3.3 溫度（temperature） 152
5.3.4 最糟糕的情況（worst case） 154
5.4 條件式最大時間借用正反器（CMTBFF） 157
5.4.1 製程（process） 157
5.4.2 電壓（voltage） 162
5.4.3 溫度（temperature） 164
5.4.4 最糟糕的情況（worst case） 166
5.5 四種正反器的比較 168
5.5.1 單一種變異下的最糟糕情況 168
5.5.2 多種變異下的最糟糕情況 170
第六章 65NM下四種正反器的速度與貢獻週期時間 173
6.1 模擬環境 173
6.2 比較四種正反器在NEW SETUP TIME這個點的速度 174
6.2.1進一步改良式感測放大器型正反器（ISAFF） 174
6.2.2條件攫取式正反器（CCFF） 178
6.2.3可容忍時脈錯離正反器（STFF） 183
6.2.4進一步改良式條件攫取型正反器Improved Conditional-Capture Flip-Flop（ICCFF） 188
6.2.5四種正反器的比較結果 192
6.3 比較四種正反器的貢獻週期時間 194
6.3.1進一步改良式感測放大器型正反器（ISAFF） 194
6.3.2條件攫取式正反器（CCFF） 197
6.3.3可容忍時脈錯離正反器（STFF） 200
6.3.4條件式最大時間借用正反器Conditional Maximum Time Borrowing Flip-Flop（CMTBFF） 203
6.3.5四種正反器的比較結果 207
第七章 測試電路 210
7.1 65NM製程下的正反器貢獻週期時間和必v消耗 210
7.1.1進一步改良式感測放大器型正反器（ISAFF） 210
7.1.2條件攫取式正反器（CCFF） 211
7.1.3可容忍時脈錯離正反器（STFF） 213
7.1.4條件式最大時間借用正反器（CMTBFF） 214
7.1.5 四種正反器比較 216
7.2 測試電路 217
7.2.1測量delay的測試電路 217
7.2.2測量power的測試電路 220
7.3晶片實作 222
第八章 結論與未來研究方向 226
8-1 結論 226
8.2 未來研究方向 228

[1] NikoliC B., Oklobdzija V.G., Stojanovic V., Wenyan Jia, James Kar-Shing Chiu, and Ming-Tak Leung M.,: ‘Improved sense-amplifier-based flip-flop: design and measurements’, IEEE J. Solid-State Circuits, 2000, 35,, pp. 876-884.
[2] Bai-Sun Kong, Sam-Soo Kim, and Young-Hyun Jun:
‘Conditional-capture flip-flop for statistical power reduction’, IEEE J. Solid-State Circuits, 2001, 36, pp. 1263-1271
[3] Partovi H., Burd R., Salim U., Weber F., DiGregorio L., Draper D.,：’Flow-through latch and edge-triggered flip-flop hybrid elements’, IEEE International Solid-State Circuits Conference , pp.138 – 139,1996
[4] Nedovic N., Oklobdzija V.G., Walker W. W., :’A Clock Skew Absorbing Flip-Flop’, IEEE International Solid-State Circuits Conference , pp. 342-343 , 2003.
[5] Oklobdzija V.G., ’Clocking and clocked storage elements in a multi-gigahertz environment ’, IBM Journal of Research and Development , pp.567-583 , 2003.
[6] Stojanovic, V., Oklobdzija, V.G., Bajwa, R.,’A unified approach in the analysis of latches and flip-flops for low-power systems’ , Low Power Electronics and Design, pp.227-232, 1998.
[7] Stojanovic, V., Oklobdzija, V.G., ’Comparative analysis of master-slave latches and flip-flops for high-performance and low-power systems’ , IEEE J. Solid-State Circuits, pp. 536-548, 1999.
[8] M. Matsui, H. Hara, Y. Uetani, Lee-Sup Kim, T. Nagamatsu, Y. Watanabe, A. Chiba, K. Matsuda, T. Sakurai, ‘A 200 MHz 13 mm2 2-D DCT macrocell using sense-amplifying pipeline flip-flop scheme’ , IEEE International Solid-State Circuits Conference , pp. 1482-1490 , 1994.

[9] J. S. Wang, Y. M. Wang, C. H. Chen, Y. C. Liu, ’ An ultra-low-power fast-lock-in small-jitter all-digital DLL’, IEEE International Solid-State Circuits Conference , pp. 422-423 , 2005.
[10] Nedovic N., Walker W. W., Oklobdzija V.G., :’A Test Circuit of Clocked Storage Element Characteristics ’, IEEE J. Solid-State Circuits, pp. 294-304, 2004.
[11] UMC 65nm CMOS technology