跳到主要內容

臺灣博碩士論文加值系統

(44.201.97.0) 您好!臺灣時間:2024/04/14 05:00
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:邱俊貴
研究生(外文):Chun-Kuei Chiu
論文名稱:應用於IEEE802.11aWLAN之類比數位轉換器設計
論文名稱(外文):A design of analog-to-digital converter for IEEE 802.11a WLAN system
指導教授:田慶誠田慶誠引用關係
學位類別:碩士
校院名稱:中華大學
系所名稱:電機工程學系(所)
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:78
中文關鍵詞:類比數位轉換器管線式
相關次數:
  • 被引用被引用:1
  • 點閱點閱:167
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
中文摘要本論文設計取樣頻率為40MHz、解析度為10位元的類比數位轉換器。本論文之類比數位轉換器採用九級管線式的架構並且採用全差動式設計。在使用數位修正的技術下,第一級至第八級,每級輸出1.5位元,第九級則輸出完整的兩個位元。其中子電路有:前端取樣保持電路、八個MDAC電路、暫存器陣列、數位修正電路、時脈產生器電路以及應用於前八級的子類比數位轉換器和用於第九級的子類比數位轉換器。其中子類比數位轉換器電路中的子電路有比較器和編碼器電路。本論文所設計之類比數位轉換器處理信號的範圍為-1V到1V,工作電壓為3.3V,電路是以TSMS 1P6M 0.18um製程設計完成。
This work describes an analog-to-digital converter which has 10 bit resolutions and 40MHz sampling rate. This analog-to-digital (ADC) converter is used nine-stage pipelined and fully differential structure. Because of the digital error correction is adopted in this ADC, the first eight stages output 1.5 bit at every pipelined stage and the nine stage outputs complete 2bit. This ADC consists of the sample-and-hold(S/H) circuit, eight MDAC circuits, register circuit, digital error correction circuit, clock generator circuit and two sub-ADC circuits. The sub-ADC circuit consists of comparators and coders. The working range which this pipelined ADC can operate is -1V to 1V. This ADC is simulated by using TSMC 1P6M 0.18um process.
第一章 緒論.........................................................1 1-1 研究動機........................................................1 1-2 內容編排........................................................3 第二章 類比數位轉換器簡介..............................................4 2-1 類比數位轉換器參數................................................4 2-2 快閃式類比數位轉換器..............................................7 2-3 兩階段式類比數位轉換器............................................8 2-4 管線式類比數位轉換器..............................................9 2-5 數位修正技術....................................................13 第三章 運算放大器設計................................................17 3-1 偏壓電路設計....................................................17 3-2 共模回授電路....................................................21 3-3 望遠鏡式(Telescopic)運算放大器...................................23 3-4 串疊摺疊式(folded-cascode)運算放大器.............................25 3-5 運算放大器的規格訂定.............................................27 3-6 運算放大器模擬結果...............................................33 第四章 管線式類比數位轉換器子電路設計..................37 4-1 取樣保持電路(S/H Circuit).......................................37 4-2 增益級/DAC/減法器(MDAC Circuit) ................................46 4-3 子類比數位轉換器(Sub-ADC Circuit) ..............................51 4-3.1 應用於前八級之子類比數位轉換器..................................51 4-3.2 應用於第九級子類比數位轉換器....................................53 4-3.3 比較器設計....................................................54 4-3.4 子類比數位轉換器模擬結果.......................................62 4-4  暫存器........................................................64 4-5  數位修正電路...................................................67 4-6 時脈產生器電路.................................................70 4-7 九級管線式類比數位轉換器模擬結果.................................73 第五章 結論.........................................................75 參考文獻............................................................77
[1] IEEE 802.11a, IEEE standard for Wireless LAN Medium Access Control (MAC), and Physical Layer (PHY) specifications, 1999 [2] B. P. Lathi, “Modern Digital and Analog Communication Systems”, Oxford University Press, 1998 [3] Alfi Moscovici, “High Speed A/D Converters”, Kluwer Academic Publishers, 2001 [4] Mikael Gustavsson, J.Jacob Wikner and Nianxiong Nick Tan, “CMOS Data Converters For Communications”, Kluwer Academic Publishers, 2000 [5] 謝晉昇, “Nyquist-Rate A/D Converter Design”, 國家晶片系統設計中心, 2001 [6] Stephen H. Lewis and Paul R. Gray, Fellow IEEE, “A Pipelined 5-Msample/s 9-bit Analog-to-Digital Converter”, IEEE Journal of Solid-State Circuit, vol. SC-22, No. 6, December 1987 [7] 高小文, “低電壓(1.5v) 8位元50MS/s類比數位轉換器使用0.35um 1P4M CMOS 製程”, 國立清華大學電子工程研究所碩士論文, 2002 [8] David A. Johns and Ken Martin, “Analog Integrated Circuit Design”, John Wiley & Sons, Inc., 1997 [9] Behzad Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill Companies, Inc., 2001 [10] Phillip E. Allen and Douglas R. Holberg, “CMOS Analog Circuit Design”, Second Edition, Oxford University Press, 2002 [11] R. Jacob Baker, Harry W. Li and David E. Boyce,“CMOS Circuit Design, Layout and Simulation”, John Wiley & Sons, Inc., 1998 [12] Roubik Gregorian, “Introduction to CMOS OP-AMPs and Comparators”, John Wiley & Sons, Inc., 1999 [13] 劉憲駿, “Design of a 100MHz 10bit Analog to Digital converter with pipeline Architecture”, 國立交通大學電機與控制工程學系碩士論文, 2003 [14] 呂宗憲, “適用於IEEE 802.11a 之管流式類比數位轉換器設計”, 中華大學電機工程研究所碩士論文, 2004 [15] 黃弘一, “ Design & Simulation of CMOS Amplifiers”, 輔仁大學電子系, 2004 [16] Klaas Bult and Govert J.G.M.Geelen, “A Fast-Settling CMOS Op-Amp for SC circuit with 90-dB DC Gain”, IEEE Journal of Solid-State Circuit, vol. 25, No.6, December 1990 [17] Timothy M. Hancock, Scott M. Pernia, and Adam C. Zeeb, “A Digitally Corrected 1.5-bit/Stage Low-Power 80Ms/s 10-bit Pipelined ADC”, EECS 598-02, 11 December 2002 [18] Cheng-Chung Hsu and Jieh-Tsorng Wu, “A CMOS 33-mW 100-MHz 80-dB SFDR Sample-and-Hold Amplifier”, Symposium on VLSI Circuit Digest of Technical Paper, 2003 [19] 林柏全, “十位元40MHz 三階段管流式類比數位轉換器之分析與設計”, 國立台灣海洋大學電機工程學系碩士論文, 2001 [20] Byung-Moo Min, Senior Member, IEEE, Peter Kim, Member IEEE, Frederick W. Bowman, III, David M. Boisvert, Member IEEE, and Arlo J. Aude, Member IEEE, “A 69-mW 10-bit 80MSample/s Pipelined CMOS ADC”, IEEE Journal of Solid-State Circuit, vol. 38, No. 12, December 2003 [21] Lauri Sumanen, Student Member, IEEE, Mikko Waltari, Student Member, IEEE, and Kari A. I. Halonen, “A 10-bit 200MS/s CMOS Parallel Pipelined A/D Converter”, IEEE Journal of Solid-State Circuit, vol. 36, No. 7, July 2001 [22] Hendrik van der Ploeg, Gian Hoogzaad, Henk A. H. Termeer, Maarten Vertregt, and Raf L. J. Roovers, “A 2.5-V 12-b 54-Msample/s 0.25-um CMOS ADC in 1-mm2 With Mixed-Signal Chopping and Calibration”, IEEE Journal of Solid-State Circuit, vol. 36, No. 12, December 2001 [23] 張志翔, “8位元 200-MS/s 之全差動管線式類比數位轉換器”, 國立中興大學電機工程學系研究所碩士論文,2005 [24] L.Sumanen, M. Walyari,and K.A.I.Halonen, “A mismatch insensitive CMOS dynamic comparator for pipeline A/D converters”, in Proc. ICECS, vol. 1, December 2000, pp32-35 [25] 鄭光偉, “ㄧ伏十位元CMOS導管式類比數位轉換器”, 國立台灣大學電機工程研究所碩士論文, 2002
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 白璐、溫信財、溫汝斌、郭敏伶(1987)。成人生活壓力知覺量表之編修。中華心理衛生學刊,3(1),195-205。
2. 吳凱勳,「韓國醫療保險制度實施現況」,《全民健康保險》,民86,頁17-19。
3. 吳淑瓊、陳正芬,〈長期照護資源的過去、現在、與未來〉。《社區發展季刊》,頁19-31,民88。
4. 方世杰(1998)。產研研發聯盟之廠商特質、技術移轉特性、互動機制與績效之研究。管理學報,16(4),633-659。
5. 沙依仁,〈21世紀的老人福利-老人福利修正之策略〉,《社區發展季刊》,頁11-19,民87。
6. 唐先梅(1995)。城鄉地區已婚職業婦女工作壓力之差異。空大生活科學學報創刊號,1,203-230。
7. 馮燕(1992)。婦女生活壓力知覺與應對模式—多元角色的觀點。國立臺灣大學社會學刊,21,161-198。
8. 鄭忍嬌(1996)。已婚職業婦女的生活壓力與適應方式對身心健康之影響。明倫學報,1,61-75。
9. 賴美娟(1997)。高雄市基層警察工作壓力、休閒活動參與現況。中央警察大學學報,31,203-225。
10. 史美強、廖興中,<論官僚組織在後現代社會中的困境與轉型>,《中國行政評論》,第十卷第一期,民89.12,頁33-74。
11. 司徒達賢、陳文賢,<資訊作業對行政機關組織結構與人力運用影響>,《研考雙月刊》,161期,民80.12,頁35-44。
12. 簡太郎,<全國戶役政資訊系統簡介>,《公務人員月刊》,第3期,民85.9,頁49。