臺灣博碩士論文加值系統

在許許多多的錯誤更正碼中，里德-所羅門碼是常被運用在數位通訊以及資料儲存，而里德-所羅門碼解碼演算法有Berlekamp-Massey疊代演算法(Berlekamp-Massey Algorithm)、歐幾里德輾轉相除法(Euclidean Algorithm)以及步階式里德-所羅門解碼演算法(Step-by-step Decoding Algorithm)等等。其中步階式里德-所羅門解碼演算法與一般傳統的解碼演算法最大的差別是:它不需要一次找出整個接收訊號的錯誤位置以及錯誤值，而是針對每個符碼一個一個的判斷是否為錯，並找出對應它的錯誤值。本論文依據新式步階式里德-所羅門解碼演算法，實現一個快速的里德-所羅門碼解碼器，以VHDL硬體語言來設計整個解碼器電路，最後使用Simulink軟體與LYRTECH公司的SignalWAVe發展版做硬體的量測與驗證。

中文摘要..................................................I
ABSTRACT ..............................................II
目錄....................................................III
圖目錄...................................................V
表目錄..................................................VII
章節 頁次
第一章 簡介 1
1.1 簡介 1
1.2 章節提要 2
第二章 更正之步階式里德-所羅門解碼演算法 3
2.1 傳統步階式里德-所羅門解碼演算法 3
2.2 徵狀矩陣特性 8
2.3 新式步階式里德-所羅門解碼演算法 10
2.4 快速步階式里德-所羅門解碼步驟 12
第三章 管線式快速步階式里德-所羅門解碼器之硬體架構 19
3.1 徵狀產生器 19
3.2 錯誤個數運算器 23
3.2.1 計算初始徵狀矩陣行列式值 24
3.2.2 錯誤個數判斷 27
3.3 準錯誤值運算器 29
3.3.1 Sij運算 31
3.3.2 det(Nνj)運算 33
3.3.3 det(Mν-1j)運算 35
3.3.4 βn-j=det(Nνj)/det(Mν-1j)運算 39
3.4 錯誤值檢測器 42
3.5 符碼緩衝暫存器 45
3.6 總結 46
第四章 軟體模擬與硬體量測 48
4.1 軟體模擬 48
4.2 硬體量測 51
第五章 結論 54
參考文獻 55

參考文獻
[1] J. L. Massey, ”Step-by-step decoding of the Bose-Chaudhuri-Hocquenghem codes,” IEEE trans. Inform. Theory, Vol. IT-11, No. 4, pp. 580-585, October 1965.
[2] S. W. Wei and C. H. Wei, “High-speed decoder of Reed-Solomon codes,” IEEE trans. Comm., Vol. 41, No. 11, pp. 1588-1593, November 1993.
[3] 陳棟洲,“Step-by-Step Reed-Solomon Decoding Algorithm for Error/Erasure Correcting,錯誤及擦失更正之步階式里德-所羅門解碼演算法,”2003博士論文,國立交通大學.
[4] T. C. Chen, C. H. Wei, and S. W. Wei, “Step-by-step decoding algorithm for Reed-Solomon codes,” IEE Proc. Commun., Vol. 147, No. 1, pp. 8-12, February 2000.
[5] T. C. Chen, C. H. Wei, and S. W. Wei, ”A Pipeline Structure for High-Speed Step-bystep RS decoding,” IEICE Trans. Commun., Vol. E86-B, No. 2, February 2003.
[6] S. Lin, and D. J. Costellor, Jr., Error Control Coding. Prentice Hall, 1983.
[7] B. A. Laws and C. K. Rushforth , “A cellular-array multipliers for finite fields GF(2m)”, IEEE trans. Comput., Vol. C-20, pp. 1573-1578, Decenber 1971.
[8] C. -S. Yeh, Irving S. Reed, and T. K. Truong, “Systolic multipliers for finite fields GF(2m)” , IEEE trans. Comput., Vol. C-33, No. 4, pp. 357-360, April 1984
[9] Shyue-Wei Wei, ”A systolic power-sum circuit for GF(2m),” IEEE Transactions on Computers, Vol. 43, No. 2, February 1994.
[10] Shyue-Wei Wei, “VLSI architectures for computing exponentiations, multiplicative inverses, and divisions in GF(2m)”, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, Vol. 44, No. 10, pp. 847-855, Oct. 1997.