跳到主要內容

臺灣博碩士論文加值系統

(18.97.14.82) 您好!臺灣時間:2025/02/15 01:57
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:賴宜伶
研究生(外文):Yi-Lin Lai
論文名稱:應用限制驅導式於晶圓廠等候時間限制之產能規劃
論文名稱(外文):Application of Drum-Buffer-Rope to the Capacity Planning of Wafer Fabrication with Time Constraint
指導教授:陳建良陳建良引用關係
指導教授(外文):James C. Chen
學位類別:碩士
校院名稱:中原大學
系所名稱:工業工程研究所
學門:工程學門
學類:工業工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:60
中文關鍵詞:限制理論系統模擬限制驅導式等候時間限制反應曲面法產能規劃
外文關鍵詞:response surface methodcapacity planningtime constraintdrum-buffer-ropetheory of constraintsimulation
相關次數:
  • 被引用被引用:0
  • 點閱點閱:249
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:2
晶圓製造過程為避免晶圓受污染而影響良率以及產出,會在清洗及烘烤後加上等候時間限制。晶圓若未在時間限制內至下一個工作站加工,則須送回上一步驟或某些特定步驟重新加工。因此在製品存量過多之情形若發生在晶圓廠等候時間限制製程中,將使晶圓暴露在空氣中的時間增加,造成晶圓受塵埃微粒污染,導致大量等候中的在製品重加工。限制理論指出瓶頸資源的產出是整體系統產出之關鍵,因此若能在等候時間限制製程中考慮瓶頸機台前在製品存量之多寡,將可避免大量在製品數超過等候時間限制設定值造成晶圓重加工之情況,充分利用系統資源,減少產能耗費以及成本支出。
本研究針對晶圓製造後段製程發展等候時間限制下之產能規劃系統,以解決晶圓廠因等候時間限制而造成在製品堆積導致重工以及產能耗費之問題,藉由限制驅導模式之緩衝區大小設定決定時間限制內期望在製品存量,並藉由投料機制牽引時間限制製程之上游機台維持系統內在製品水準,達到同步生產。在限制驅導模式之績效驗證上利用模擬模式建立並搭配反應曲面分析,尋找緩衝區大小設定與等候時間限制設定值之最佳組合。實驗結果顯示限制驅導模式於不同生產環境下,均能有效降低晶圓重工率以及減少產能損耗,並充分利用系統資源,提供管理者快速訂立等候時間限制相關決策之依據。
Time constraint is applied after the cleaning and banking process to avoid wafer contamination in semiconductor manufacturing. Any lot failing to meet the time constraint needs to be reworked. Therefore, it is important to control the work-in-process (WIP) level to reduce the number of lots whose waiting time exceeds the time constraint. From the viewpoint of Theory of Constraints (TOC), bottleneck machine governs the system throughput. Therefore, it is critical to control the WIP level in front of the bottleneck machine in the process with time constraint requirement.
This research develops a capacity planning system (CPS) for the backend process of semiconductor manufacturing with reentrant process. CPS applies TOC to manage time constraint, so lot rework and capacity loss can be minimized. CPS determines the expected WIP level using TOC’s Drum-Buffer-Rope mechanism and then controls wafer release to meet the expected WIP level. The best combination of WIP level and time constraint is identified by simulation study and response surface analysis. Simulation results reveal that CPS can significantly reduce lot rework and capacity loss in different production scenarios.
中文摘要 i
英文摘要 ii
致謝 iii
目錄 iv
圖目錄 vi
表目錄 vii
第一章 緒論 1
1.1 研究背景與動機 1
1.2 研究目的 3
1.3 研究範圍與限制 3
1.4 研究架構 4
第二章 文獻探討 5
2.1 晶圓製造流程與生產系統特性 5
2.1.1 晶圓製造流程 5
2.1.2 晶圓製造特性 7
2.2 等候時間限制 8
2.3 限制驅導式排程法 12
第三章 研究方法 15
3.1問題描述 15
3.2限制驅導模式建構 18
3.2.1 確認系統限制 18
3.2.2 決定系統緩衝 20
3.2.3 設計驅導節奏及規劃投料機制 24
3.3 模式驗證與最佳化 25
第四章 模擬模式與實驗設計 28
4.1模擬環境 28
4.1.1 產品資訊 29
4.1.2 訂單資訊 29
4.1.3 機台資訊 30
4.1.4 途程資訊 31
4.2實驗設計 34
第五章 實驗結果與討論 35
5.1變異數分析 35
5.1.1 重工率 35
5.1.2 產能損失百分比 38
5.2 單因子實驗 41
5.2.1 重工率 41
5.2.2 產能損失百分比 43
5.3 反應曲面分析 45
5.4 實驗結果驗證 50
第六章 結論暨未來展望 53
6.1 結論 53
6.2 未來展望 54
參考文獻 55
附錄 59

圖目錄
圖1-1 IC 製造業產值及年成長率趨勢圖................................................................1
圖1-2 研究架構圖.....................................................................................................4
圖2-1 典型晶圓製造流程模型.................................................................................6
圖2-2 時間限制系統.................................................................................................8
圖2-3 多重連續型時間限制形式...........................................................................10
圖2-4 限制驅導式排程架構圖...............................................................................12
圖3-1 等候時間限制形式一...................................................................................16
圖3-2 等候時間限制形式二...................................................................................16
圖3-3 研究架構.......................................................................................................17
圖3-4 限制驅導模式示意圖...................................................................................18
圖3-5 緩衝設定演算邏輯圖...................................................................................21
圖3-6 最佳化發展程序...........................................................................................26
圖4-1 ASAP 模擬模式特性....................................................................................28
圖4-2 MTTF/MTTR 示意圖...................................................................................31
圖5-1 重工率之因子實驗效應常態機率圖...........................................................36
圖5-2 重工率之因子主效應圖...............................................................................37
圖5-3 重工率之因子交互作用圖...........................................................................38
圖5-4 產能損失百分比之因子實驗效應常態機率圖...........................................39
圖5-5 產能損失百分比之因子主效應圖...............................................................40
圖5-6 產能損失百分比之因子交互作用圖...........................................................41
圖5-7 等候時間設定與重工率之敏感度分析.......................................................42
圖5-8 緩衝區大小設定與重工率之敏感度分析...................................................43
圖5-9 等候時間設定與產能損耗之敏感度分析...................................................44
圖5-10 緩衝區大小設定與產能損耗之敏感度分析...............................................44
圖5-11 重工率差異百分比三維反應曲面圖及等候線圖.......................................49
圖5-12 產能損耗差異百分比三維反應曲面圖及等候線圖...................................49
圖5-13 ScenarioⅠ機台使用率驗證.......................................................................51
圖5-14 ScenarioⅡ機台使用率驗證.......................................................................52


表目錄
表1-1 晶圓廠產能規劃不易因素.............................................................................2
表2-1 等候時間相關文獻整理...............................................................................11
表3-1 等候時間限制製程中各工作站之XFC ......................................................20
表4-1 產品基本資訊...............................................................................................29
表4-2 投料資訊.......................................................................................................29
表4-3 等候時間限制之途程資訊...........................................................................32
表4-4 等候時間限制製程內期望在製品存量上限值...........................................32
表4-5 模擬模式之建構...........................................................................................33
表4-6 實驗設計因子與水準...................................................................................34
表5-1 重工率實驗設計因子與水準.......................................................................36
表5-2 產能損失百分比實驗設計因子與水準.......................................................39
表5-3 配適實驗矩陣與結果...................................................................................45
表5-4 重工率差異百分比一階模式變異數分析...................................................46
表5-5 產能損耗差異百分比一階模式變異數分析...............................................46
表5-6 中央合成設計實驗矩陣與結果...................................................................47
表5-7 配適重工率差異百分比二階反應模型.......................................................48
表5-8 配適產能損耗差異百分比二階反應模型...................................................48
表5-9 實驗結果驗證...............................................................................................51
1.Box, G. E. P. and Hunter, J. S. (1957), “Multifactor Experimental Designs for Exploring Response Surfaces”, Annals of Mathematical Statistics, Vol.28, No.1, pp. 195-242.
2.Cunningham, J. A. (1990), “The Use and Evaluation of Yield Models in Integrated Circuit Manufacturing”, IEEE Transactions on Semiconductor Manufacturing, Vol.3, No.2, pp. 60-71.
3.Daniel, V., and Guide Jr., R. (1995) “Simulation Model of Drum-Buffer-Rope for Production Plan and Control at a Naval Aviation Depot,” Simulation, Vol.65, No.3, pp.157-168.
4.Delp, D., Si, Y. J., Hwang, Y., Pei, B., and Fowler, J. (2005), “Availability-adjusted X-factor,” International Journal of Production Research, Vol.43, No.18, pp.3933-3953.
5.Donald P. Martin (1998), “The Advantages of Using Short Cycle Time Manufacturing Instead of Continuous Flow Manufacturing”, Proceedings of IEEE/ SEMI Advanced Semiconductor Manufacturing Conference (ASMC), pp. 43-49.
6.Gardiner, S. C., Blackstone Jr, J. H., and Gardiner, L. R. (1993), “Drum-Buffer-Rope and Buffer Management: Impact on Production Management Study and Practices”, International Journal of Operation and Production Management, Vol.13, No.6, pp.68-78.
7.Goldratt, E. M. and Cox, J., (1992) “The Goal: A Process of Ongoing Improvement”, NY: North River Press.
8.Goldratt, E. M., and Rebert, E. F. (1986), “The Goal”,2nd revised edition, NY: North River Press.
9.Hickie, M. and Fowler, J. W. (1999). “Ancillary Effects of Simulation”, Proceedings of Winter Simulation Conference, pp.754-758.
10.Hsieh, M. Y. and Hsieh, M. H. (2001), “Time Constraint Simulation to Reduce Fab Bottleneck Machine Cycle Time”, Proceedings of Chinese Institute of Industrial Engineers Conference.
11.Lawrence, S. R., and Buss, A. H. (1994), “Shifting Production Bottlenecks: Causes, Cures, and Conundrums”, Production and Operations Management, Vol.3, No.1, pp. 21-37.
12.Montgomery, D. C. (2001), “Design And Analysis of Experiments”, WILEY.
13.Riezebos, J., Korte, G. J. and Land, M. J. (2003), “Improving a Practical DBR Buffering Approach Using Workload Control,” International Journal of Production Research, Vol.41, No.4, pp.699-712.
14.Robinson, J.K. (1998), “Capacity Planning for Semiconductor Wafer Fabrication with Time Constraints between Process Steps”, Graduate School of The University of Massachusetts Amherst in Partial Fulfillment of The Requirements for The Degree of Doctor of Philosophy.
15.Robinson, J.K., Giglio, R. (1999), “Capacity Planning for Semiconductor Wafer Fabrication with Time Constraints Between Operations”, Proceedings of The Winter Simulation Conference, pp.880-887.
16.Scholl, W. and Domaschke, J. (2000), “Implementation of Modeling And Simulation in Semiconductor Wafer Fabrication with Time Constraint Between Wet Etch And Furnace”, IEEE Transactions on Semiconductor Manufacturing, Vol. 13, No.3, pp.273-277.
17.Schragenheim, E., and Ronen, B. (1990), “Drum-buffer-rope shop floor control,” Production and inventory management, Vol.31, No.3, pp.18-22.
18.Shang, J. S., and Tadikamalla, P. R. (1993), “Output maximization of a CIM system:simulation and statistical approach”, International Journal of Production Research, Vol. 31, No.1, pp.19-41.
19.Sivasubramanian, R., Selladurai, V. and Rajamramasamy, N. (2000), “The Effect of the Drum-Buffer-Rope (DBR) Approach on Performance of a Synchronous Manufacturing System (SMS),” Production Planning & Control, Vol. 11, No.8, pp.820-824.
20.Sridharan, V., William, L. B., and Udayabhanu, V. (1992), “Freezing the master production schedule under rolling planning horizon,” Management Science, Vol. 33, No.9, pp. 1137-1149.
21.Stevenson, W. J. (2002), “Operations Management”, McGraw-Hill, Irwin.
22.Tu, Y.M., and Li, R.K. (1998), “Constraint Time Buffer Determination Model”, International Journal of Production Research, Vol.36, No.4, pp.1091-1103.
23.Uzsoy, R., Lee, C. Y. and Martin-Vega, L. A (1992), “A Review of Production Planning and Scheduling Models in Semiconductor Industry, Part I: System Characteristics, Performance Evaluation and Production Planning,” IIE Transactions Scheduling Logistics, Vol. 24, No.4. pp. 47–61.
24.吳健鳴 (2005),「晶圓製造廠考慮等候時間限制之產能規劃研究」,中原大學工業工程研究所碩士論文。
25.吳鴻輝,李榮貴 (2000),「限制驅導式現場排程與管理技術」,全華科技圖書股份有限公司。
26.杜瑩美,劉采風 (2005),「時間限制下晶圓廠批量機台之現場管控模式」,中國工業工程學會九十三年度學術研討會論文。
27.林忠文 (2004),「晶圓製造廠連續型時間限制問題之產能決策模式」,中華大學科技管理研究所碩士論文。
28.張逸輝 (2004),「晶圓廠模擬模式之建立與分析」,成功大學製造工程研究所碩士論文。
29.覃禹華 (2005),「2005半導體工業年鑑」,工硏院產業經濟與資訊服務中心。
30.黃英鈺 (2005),「晶圓製造廠內時間限制機台之現場管控模式」,中華大學科技管理研究所碩士論文。
31.蔡啟聰 (1996),「晶圓製造廠考慮等候時間限制之派工策略」,交通大學工業工程與管理研究所碩士論文。
32.戴瑞德 (2002),「晶圓製造廠系統化設施規劃」,中原大學工業工程研究所碩士論文。
33.羅文雄,蔡榮輝,鄭岫盈 譯 (2003),Quirk, M. and Serda, J. 著,「半導體製造技術」,滄海出版社。
電子全文 電子全文(本篇電子全文限研究生所屬學校校內系統及IP範圍內開放)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 許立一(1998)。後現代主義對組織分析的意涵。行政學報,29,315-343。
2. 倪洪運(2001)。混沌理論在人力資源管理的應用。研習論壇,11,34-42。
3. 姜濤(1993)。混沌理論與其發展簡介。歐華學報,3,146-149。
4. 林崇智(1995)。混沌理論在生物醫學上的應用。科學月刊,26(1),34-40。
5. 江志正(2003)。變革時代中國民教育階段校長領導的取向。教育研究月刊,111,84-99。
6. 白雲霞(2001)。混沌理論對學校本位課程發展之啟示-從學校行政的觀點。教育研究月刊,88,45-54。
7. 郭木山(2003)。談教育變革中校長教學領導的角色與作法。教育資料與研究,53,90-96。
8. 郭至和(2001)。混沌理論對國小課程實施的啟示-以鄉土教學活動為例。課程與教學季刊,4(1),81-94。
9. 陳木金(1996)。混沌現象對學校行政的啟示。教育資料與研究,9,69-75。
10. 陳木金(1999)。混沌理論對學校組織變革因應策略之啟示。學校行政,1,61-68。
11. 陳木金(2000a)。從奇異吸子理論談新世紀的學校行政革新。學校行政雙月刊,5,30-44。
12. 陳木金(2003)。混沌現象敏銳度在國小教師班級經營效能評鑑之運用研究。彰化師大教育學報,4,23-46。
13. 黃玉梅(2004)。混沌理論及其在學校經營管理的應用研究。育達學院學報,7,117-134。
14. 黃榮河(1995)政治學理論中之解釋及其困境-兼「混沌理論」思維模式的提出。復興崗論文集,17,115-130。
15. 葉連祺(1998)。混沌理論對國小教師課程設計之啟示。教育資料與研究,25,36-42。