臺灣博碩士論文加值系統

本論文研製之簡易積體電路自動測試系統，是使用實驗室常用的量測儀器設備配合簡單的硬體線路，以軟體做為主要控制核心的簡易積體電路自動測試系統。隨著積體電路複雜度的增加，測試的複雜度也跟著增加。為了要執行複雜的測試，業界使用的是自動測試機台來進行測試。但目前大部分的自動測試設備價錢不便宜。所以本文提出一個架構簡單、以軟體為主要控制核心、價錢便宜、易擴充、易維護的簡易積體電路自動測試系統；在硬體方面，我們使用了一般性的儀器，例如：電源電表等，需另外設計的電路也只有儀器與待測積體電路的測試架而已；在軟體方面，我們提出了此自動測試系統的測試流程，可用任何程式語言來完成。最後，我們以一個完全正常和一個部份毀損的CMOS IC(4002b)來做比較。透過我們所實作的系統量測，以驗證系統的正確性。

In this thesis we propose a simply automatic IC testing system. We use the instruments that are usually used in the laboratory and we use the software to control all test processes. As the complexity of integrated circuits has grown, the complexity of testing them has also grown. To perform such complex testing, Automated Test Equipment (ATE) is used. However, most of all automatic testing equipments are expensive. We propose an automatic testing system. The architecture is very simple. The system we proposed is cheap and is easy to expand and maintain. In hardware, we use the general test instrument, for example, power meter and power supply. Another circuit we needed is the interface between the instruments and DUT(Device under test). We also propose a procedure of this automatic testing system. It is easy to program with any programming language. Finally, two CMOS digital logic IC are tested by our proposed automatic testing system.

中文摘要………………………………………………………………………………… i
英文摘要………………………………………………………………………………… ii
誌謝……………………………………………………………………………………… iii
目錄……………………………………………………………………………………… iiii
表目錄…………………………………………………………………………………… vii
圖目錄…………………………………………………………………………………… viii
第一章 緒論…………………………………………………………………………… 1
1.1 前言與背景………………………………………………………………… 1
1.2 研究動機…………………………………………………………………… 4
1.3 論文架構…………………………………………………………………… 5
第二章 測試原理………………………………………………………………… 6
2.1 連接性測試 (Open / Short)……………………………………………… 6
2.1.1 測試目的…………………………………………………………… 6
2.1.2 測試原理…………………………………………………………… 7
2.1.3 預期結果…………………………………………………………… 9
2.2 輸入漏電流測試 Input Leakage Test ( IIH / IIL Test)………………10
2.2.1 測試目的…………………………………………………………… 10
2.2.2 測試原理…………………………………………………………… 10
2.2.2.1 IIH Test………………………………………………………… 11
2.2.2.2 IIL Test………………………………………………………… 12
2.2.3 預期結果…………………………………………………………… 13
2.3輸出驅動電流測試 Output Driving Current Test (IOH/ IOL Test)… 14
2.3.1 測試目的…………………………………………………………… 14
2.3.2 測試原理…………………………………………………………… 14
2.3.2.1 IOH Test……………………………………………………… 15
2.3.2.2 IOL Test………………………………………………………… 16
2.3.3 預期結果…………………………………………………………… 17
2.4輸出驅動電壓流測試 Output Driving Voltage Test (VOH/ VOL Test) 18
2.4.1 測試目的…………………………………………………………… 18
2.4.2 測試原理…………………………………………………………… 18
2.4.2.1 VOH Test……………………………………………………… 18
2.4.2.2 VOL Test……………………………………………………… 19
2.4.3 預期結果…………………………………………………………… 20
2.5粗略式靜態消耗電流測試 Gross IDDQ Test…………………………… 20
2.1.1 測試目的…………………………………………………………… 20
2.1.2 測試原理…………………………………………………………… 21
2.1.3 預期結果…………………………………………………………… 22
第三章 系統架構……………………………………………………………………… 23
3.1 人機介面…………………………………………………………………… 24
3.2 控制器……………………………………………………………………… 25
3.3 控制介面…………………………………………………………………… 26
3.4 交換器……………………………………………………………………… 27
3.5 測試架……………………………………………………………………… 29
3.6 電源電表…………………………………………………………………… 30
3.7 電源供應器………………………………………………………………… 31
第四章 軟體流程……………………………………………………………………… 32
4.1 主程式的運作流程………………………………………………………… 34
4.1.1 設定或載入待測元件資料檔……………………………………… 35
4.1.2 設定量測範圍……………………………………………………… 36
4.1.3 設定存檔檔名……………………………………………………… 36
4.1.4 測試程序…………………………………………………………… 36
4.1.5 呈現測試結果與存檔……………………………………………… 37
4.2 Open / Short Test 的軟體流程…………………………………………… 38
4.3 Input Leakage Test 的軟體流程…………………………………………… 40
4.4 IOH / VOH Test 的軟體流程……………………………………………… 43
4.5 IOL / VOL Test 軟體流程…………………………………………………… 46
4.6 Gross IDDQ Test 的軟體流程…………………………………………… 49
4.7 其他主要公用程式流程圖………………………………………………… 51
第五章 實驗與討論…………………………………………………………………… 52
5.1 簡易積體電路自動測試系統實驗………………………………………… 52
5.2 Open/Short Test品質管制測試應用……………………………………… 59
第六章 結論…………………………………………………………………………… 62
參考文獻………………………………………………………………………………… 64
簡歷……………………………………………………………………………………… 66

1.王宗華，可靠度工程技術的理論與實用，中華民國品質管制學會，台北，民國八十三年。
2.安守中，自動化測試系統原理與實務，全華科技圖書股份有限公司，台北，民國八十六年。
3.雷紹充、邵志標、梁峰，VLSI 測試方法學和可測性設計，電子工業出版社，北京，民國九十四年。
4.管生平，SPC統計製程管制，中華民國品質管制學會，台北，民國八十五年。
5.廖裕評、張佳文，「結合積體電路靜態耗電流自動測試系統的簡單品質管制系統」，第十四屆全國自動化科技研討會論文集(一)，C173~C175頁，彰化，民國九十五年六月二日。
6.蕭子健、王智昱、儲昭偉，LabVIEW 進階篇，高立圖書有限公司，台北，民國九十三年。
7.謝勝治，圖控式程式語言-LabView，全華科技圖書股份有限公司，台北，民國八十八年。
8.Burns, M., and Roberts, G. W., An Introduction to Mixed-Signal IC Test and Measurement, Oxford Series in electrical and computer engineering, New York, 2001.
9.Eichelberger, E. B., and Williams, T. W., “A Logic Design Structure for LSI Testability”, Design Automation conference, pp.462-468, 1977.
10.Faust, M.G.., “ATE features for IDDq testing”, Proceeding of the 7th Asian test symposium, pp.153–157, 1998.
11.Fujiwara, H., and Shimono, T., “On the Acceleration of Test Generation Algorithms” , IEEE Transactions on Computers, Vol. C-32, pp.1137-1144, December 1983.
12.Goel, P. “An Implicit Enumeration Algorithm To Generate Tests for Combinational Logic Circuits“, IEEE Transactions on Computers, pp.215-222, 1981.
13.IEEE standard codes, formats, protocols, and common commands for use with IEEE Std 488.1-1987,IEEE standard digital interface for programmable instrumentation，Institute of Electrical and Electronics Engineers Inc., 1992.
14.IEEE Standard Test Access Port and Boundary-Scan Architecture, Institute of Electrical and Electronics Engineers Inc., 2001.
15.Model 2400 Series SourceMeter User’s Manual, Keithley Inc., Cleveland, 1998.
16.Model 2700 Multimeter / Switch System User’s Manual, Keithley Inc., Cleveland, 2001.
17.Maxwell, P. C., et al, “The Effect of Different Test Sets on Quality Level Prediction: When Is 80% Better Than 90%?”, Proceedings of IEEE International Test Conference, pp.358-364, 1991.
18.Morphy, B. T., “Cost-Size Optima of Monolithic Integrated Circuits”, Proceedings of the IEEE, pp.1537-1545, December 1964.
19.Perry, G.., The Fundamentals of Digital Semiconductor Testing, Soft Test Inc., New Smyrna, 1999.
20.Rivoir, J., ”Lowering Cost of Test: Parallel Test or Low-Cost ATE?”, Proceeding of the 12th Asian test symposium, pp.360-363, 2003.
21.Roth, J. P., “Diagnosis of Automata Failures: A Calculus and Method”, IBM J. Research and Development, pp.278-291, July 1966.
22.Williams, T. W., and Angel, J. B., “Enhancing Testability of Large Scale Integrated Circuits via Test Points and Additional Logic”, IEEE Transactions on Computers, Vol. C-22, pp.46-60, 1973.