積體電路(Integrated Circuit, IC)的製造技術可以用「不斷的追求微細化」來加以說明。藉由一直不斷的使組成積體電路之電晶體、金屬導線微細化以及將矽晶圓表面上二次元(Two Dimension)電路予以積層化導向三次元(Three Dimension)架構，來追求積集度(Integration)的增加與更快的原件運算速度。在積體電路製程不斷朝向微縮化發展的趨勢下，為使曝光時焦點深度的變異程度不至受到波長深度的影響，就必須將晶圓表面的凹凸降低，也正因為如此，去除晶圓表面凹凸之化學機械研磨(Chemical Mechanical Polishing, CMP)製程便更加的凸顯出其在於積體電路製程發展的關鍵性。
為提升化學機械研磨 (Chemical Mechanical Polishing, CMP)製程品質，本研究將應用六標準差管理手法的流程步驟-DMAIC進行改善。於界定(Define)階段找出顧客需求並定義出問題點、衡量(Measure)階段查明關鍵品質特性、績效標準與進行量測系統分析、分析(Analyze)階段確認製程能力與變異來源，再於改善(Improve)階段使用實驗設計(Design of Experience, DOE)來進行實驗，求出對應變數關係，驗證最佳化製程參數。最後在控制(Control)階段將最佳化參數以SPC加以評估與監控，來達到其製程品質的提昇。並期能以此研究之結果供各產業針對實施六標準差管理時之參考，進而提升產品品質與全球競爭優勢。

To pursuit miniature continuously has been the trend for IC manufacturing through tiny components such as transistors, leading wires, along with improving circuit from quadratic to cube dimension on the wafer to approach higher integration level and rapider device operation. Moreover, lower the uneven surface on the wafer without influencing by wavelength under exposure procedure to reduce variation of focal point depth .Consequently, during VLSI production process, the importance of CMP (Chemical Mechanical Polishing) step will be more stressed.
In order to upgrade the production process quality, this paper will be aimed in meliorate CMP (Chemical Mechanical Polishing) via Six Sigma -DMAIC implement. First, to find out customers demand and questions in Definition stage, prospect the key characters for quality, efficient target as well as proceeding system analysis in the following Measure stage. Further, confirm production process capability and the cause of variation in Analyze stage. Then, in Improve stage, get the relationship between corresponding variables and proof the best process parameter. Progress experiment with using DOE (Design of Experience ). Finally in Control stage, estimating and monitoring the best parameter in SPC to reach the goal of quality upgrade upon production process. It will be my honor if this paper’s submitting can be a reference for industry in carry out Six Sigma Management, meanwhile, promote quality and superiority in global competition.

目錄
誌　謝 I
摘 要 II
ABSTRACT III
目錄 IV
圖目錄 VII
表目錄 X
第1章 緒論 1
1.1 研究背景與動機 1
1.2 研究目的 2
1.3 研究流程與架構 3
第2章 文獻探討 6
2.1 積體電路介紹 6
2.1.1積體電路製造流程 7
2.1.2 CMP製程之目的與原理 10
2.1.3 CMP製程之重要參數 15
2.1.4 CMP製程的量測技術 18
2.1.5 CMP製程的研磨目標 19
2.2 CMP製程改善相關文獻 20
2.3 六標準差應用相關文獻 21
第3章 研究方法 22
3.1 界定(DEFINE, D) 25
3.2 衡量(MEASURE, M) 28
3.3 分析(ANALYZE, A) 35
3.4 改善(IMPROVE, I) 38
3.5 控制(CONTROL, C) 39
第4章 實例探討 40
4.1 界定階段 40
4.2 衡量階段 42
4.2.1 選擇CTQ 特性 42
4.2.2 定義績效標準 46
4.2.3 驗證量測系統 48
4.3 分析階段 53
4.3.1 製程能力現況分析 53
4.3.2 定義y之績效目標 58
4.3.3 確定變異來源 59
4.4 改善階段 60
4.4.1 要因篩選 60
4.4.2 發覺最佳條件 61
4.5 管制階段 69
4.5.1 驗證量測系統 69
4.5.2 決定製程能力 69
4.5.3 實施監控 73
第5章 結論與建議 74
5.1 結論 74
5.1 未來研究方向 74
參考文獻 75

圖目錄
圖1-1 化學機械研磨示意圖 2
圖1-2 研究流程圖 6
圖2-1 積體電路種類圖 7
圖2-2 積體電路製造流程圖 8
圖2-3 RC延遲時間圖 11
圖2-4 四層金屬內連線截面結構圖 12
圖2-5 表面平坦程度圖 13
圖2-6 化學機械研磨CMP原理圖 13
圖2-7化學機械研磨機台種類圖 14
圖2-8 化學機械研磨製程要因圖 17
圖2-9 化學機械研磨流程圖 18
圖2-10 CMP製程感應偵測設備圖 19
圖3-1 產品產出常態分配圖 23
圖3-2 投入產出示意圖 25
圖3-3 品質機能展開圖 26
圖3-4 品質機能展開流程圖 27
圖3-5 KANO MODEL示意圖 29
圖3-6 柏拉圖 30
圖3-7 製程總變異示意圖 31
圖3-8 量測系統分析流程圖 32
圖3-9 量測系統變異構成要素圖 33
圖3-10 量測系統樣品間變異圖 34
圖3-11 量測人員間變異圖 34
圖3-12 量測人員與樣品間之相互影響圖 35
圖3-13 量測人員平均值-全距管制圖 35
圖4-1 CMP製程SIPOC圖 40
圖4-2 微影製程品質機能展開圖 42
圖4-3 品質機能展開計量評估與重要度分析圖 45
圖4-4 缺點發生次數柏拉圖 46
圖4-5 平坦化程度測量示意圖 47
圖4-6 量測點位置圖 48
圖4-7 F-REX300S CMP機台 54
圖4-8 製程改善前平坦化程度(Y1)管制圖 55
圖4-9 製程改善前研磨後厚度(Y2)管制圖 56
圖4-10 製程改善前平坦化程度(Y1)常態機率圖 57
圖4-11 製程改善前研磨後厚度(Y2)常態機率圖 57
圖4-12 製程改善前平坦化程度(Y1)製程能力分析圖 57
圖4-13 製程改善前研磨後厚度(Y2)製程能力分析圖 58
圖4-14 平坦化程度特性要因圖 60
圖4-15 平坦化程度多變數分析圖 61
圖4-16 標準化效應柏拉圖 64
圖4-17 殘差分析圖 65
圖4-18 實驗結果常態機率圖 66
圖4-19 主因子效應圖 67
圖4-20 交互作用效應圖 67
圖4-21 MINITAB 最佳化反應模擬圖 68
圖4-22 平坦化程度(Y1)等高線圖 68
圖4-23 平坦化程度(Y1)反應曲面圖 69
圖4-24 製程改善後平坦化程度(Y1)管制圖 71
圖4-25 製程改善後平坦化程度(Y1)常態機率圖 71
圖4-26 製程改善後平坦化程度(Y1)製程能力分析圖 72
圖4-27 平坦化程度(Y1)長期管制圖 73

表目錄
表1-1 IC 積體程度表 2
表2-1 積體電路特性表 7
表3-1 SIGMA水準與缺點數對應表 22
表3-2 DMAIC各階段之執行步驟 24
表3-3 KANO MODEL 品質種類表 29
表3-4 量測系統評定水準 32
表3-5 製程能力指標對照表 37
表4-1 VEECO VX-340 量測系統驗證數據表 48
表4-2 KLA FX-100 量測系統驗證數據表 49
表4-3 VEECO VX-340變異數分析表 49
表4-4 KLA FX-100變異數分析表 50
表4-5 VEECO VX-340 GAGE R&R分析表 51
表4-6 KLA FX-100 GAGE R&R分析表 52
表4-7 製程改善前數據表 54
表4-8 製程能力現況總表 58
表4-9 要因篩選變異數分析表 60
表4-10 平坦化程度實驗配置表 62
表4-11 33全因子設計實驗數據表 62
表4-12 平坦化程度(Y1)變異數分析表 63
表4-13 刪除二次因及三次因效果後平坦化程度(Y1)變異數分析表 64
表4-14 平坦化程度(Y1)製程改善後數據表 70
表4-15 製程改善前後比較表 72

中文部份
1.陳錫杰，“化學機械研磨設備簡介”，電子月刊，第二卷第四期，p.149-153，996。
2.鄭春生，“品質管理”，三民書局，1996。
3.莊達仁，“VLSI 製造技術”，高立圖書有限公司，1998。
4.青田保彥等著，“6 sigma手法”，先鋒企業管理發展中心，1999。
5.周孟賢，“化學機械研磨時控製程參數最佳化技術”，國立中興大學機械工程研究所碩士論文,1999。
6.林明智，“化學機械研磨的微觀機制探討”，國立中央大學化學工程研究所碩士論文,1999。
7.白賜清，“工業實驗計劃法”，中華民國品質學會，2000。
8.土肥俊郎等著，半導體平坦化CMP技術，全華科技圖書股份有限公司，2000。
9.姜庭隆譯，V.N.Peter 原著，“半導體製程”，滄海書局，2001。
10.何碩洋，“化學機械拋光中拋光墊修整參數影響之研究”，國立清華大學動力機械工程研究所碩士論文,2001。
11.關季明，“品質機能展開理論與實務”，中華民國品質學會，2002。
12.樂為良譯，P.S.Pande, R.P.Neuman, and R.R.Cavanagh 原著，“六標準差團隊實戰指南”，麥格羅•希爾國際出版公司，2002。
13.李明淕，“矽原件與積體電路製程”全華科技圖書股份有限公司，2002。
14.青田保彥等著，“6 sigma導入戰略”，先鋒企業管理發展中心，2002。
15.羅文雄，“半導體製造技術”，滄海書局，2003。
16.趙中興，“VLSI設計與製造入門”，全華書局，2003。
17.吳嘉晟、鄭大興，“製造業六標準差應用手冊”，新文京開發出版有限公司，2003。
18.王丕承，“實踐六標準差的技術”中國生產力中心，2003。
19.曾慶毅，”Six Sigma 之實務應用方法研究–以飛機零組件維修為例”，元智大學工業工程與管理研究所碩士論文，2003。
20.趙克賢，“整合六個標準差手法與田口品質工程於儀具量測作業品質之研究” 國防管理學院資源管理研究所碩士論文，2003。
21.簡國政，“六標準差應用於製程能力提昇-以電磁閥驅動線圈為例”，華梵大學
工業管理學系研究所碩士論文，2004。
22.官生平，“簡易SPC持續改善”，中華民國品質學會，2004。
23.羅正忠、張鼎張譯，Hung Xiao 著，“半導體製程技術導論”，歐亞書局有限公司，2005。
24.吳建瑋，“製程能力分析課程教材”，逢甲大學工業工程與系統管理系，2005。
英文部份
25.D.H.Stamatis﹐“ Six Sigma and beyond ” CRC Press LLC , 2003.
26.G. Prabhu, D. Flynn, S. Kumaraswamy, S. Qamar and T. Namola, ”Pad Life Optimization by Characterization of a Fundamental Pad Disk Interaction Property”, Proceedings of CMP-MIC, 2000, pp.169-175.
27.H.D.Michael, R.B.David and C Pater, “QS-9000 Measurement System Analysis third edition”, Automotive Industry Action Group ,2002.
28.J. K. Chu, J. S. Multani, S. K. Mittal, J. T. Orton, R. Jecmen and Proc., “IEEE 4th VMIC”, Santa Clara, CA, IEEE, New York, 1987 , pp. 61.
29.J. Sung, Y. L. Pai, ” CMP Pad Dresser：A Diamond Grid Solution ” ,Proceedings of
the Society of Grinding Engineers, 2000, pp.189-196.
30.J. Coppeta, L. Racz, C. Rogers, A. Philipossian and F. Kaufman, ”A Statistical Analysis of Key Parameters in Slurry Transport beneath a Wafer during Chemical Mechanical Polishing” , Proceedings of CMP-MIC, 2000, pp.62-75.
31.P. Pande, R. Neuman and R. Cavanagh, “ The Six Sigma Way ”,Mcgraw-Hill Companies , 2000.
32.P. Pande, L. Holpp, “ What is Six Sigma ”, Mcgraw-Hill Companies. 2000.
33.S. Sivaram, K. Monnig, R. Tolles, A. Maury, and R. Leggett, “Proc.3rd Int. Symposium on ULSI Science and Technology”, The Electronchemical Society, Inc.,Pennington, NJ, 1991, pp. 606.
34.S. Wolf and R. N. Tauber, “ Silicon Processing for the VLSI Era ”, Lattice Press, Sunset Beach, CA ,1994.
35.T. Namola, “ Conditioning Tool Specifications ” , ATI Internal Report , 1998, pp.9-19.