跳到主要內容

臺灣博碩士論文加值系統

(44.220.255.141) 您好!臺灣時間:2024/11/03 04:39
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:廖智健
研究生(外文):Chin-chien Liao
論文名稱:以FPGA實現消除直流偏移演算法應用於保護電驛
論文名稱(外文):Implemention of DC-offset Removal scheme on FPGA for Protective Relay
指導教授:楊俊哲楊俊哲引用關係
指導教授(外文):Jun-zhe Yang
學位類別:碩士
校院名稱:義守大學
系所名稱:電機工程學系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:92
中文關鍵詞:可程式化閘陣列CORDICPipeline階層式(Hierarchical)設計
外文關鍵詞:PipelineFPGACORDICHierarchical design
相關次數:
  • 被引用被引用:0
  • 點閱點閱:1122
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文的主要目的是考慮系統頻率偏移、諧波及雜訊下,將消除直流偏移演算法實現於晶片設計上,我們以Verilog硬體描述語言配合QuartusII軟體來進行模擬並與Matlab所模擬出來之結果互相比較分析,本論文以階層式(Hierarchical)設計方式,由下而上(Bottom Up)組合成一個完整的運算系統,並使用Pipeline之設計觀念來完成演算法在FPGA上之實現。在以FPGA實現消除直流偏移演算法的過程中,首先透過SDFT的運算以計算出故障前之系統頻率,之後再利用本論文所提出之消除直流偏移演算法以移除故障後直流偏移成分以求得正確的基頻相量,最後再以CORDIC演算法計算出基頻成分的大小值和角度值。
In this thesis, we design a chip to implement DC-offset removal scheme with concerns of frequency deviation, harmonics and noise. Verilog hardware description language and Quartus II software have been used to model and simulate the chip, and we compare the computational results with that of Matlab. We implement this scheme on FPGA by using hierarchical design from bottom to top (Bottom Up) approch and taking the idea of pipeline into consideration. The first step of DC-offset removal scheme is to compute fundamental frequency by using SDFT before fault occurrence. Then, we use fundamental frequency to remove the decaying dc component to obtain the accurate phasor of fundamental frequency after fault occurrence. Finally, we use CORDIC algorithm to compute the phasor of fundamental frequency.
目錄
中文摘要…………………………………………………………………………… i
英文摘要…………………………………………………………………………… ii
致謝………………………………………………………………………………… iii
目錄………………………………………………………………………………… iv
圖目錄……………………………………………………………………………… vi
表目錄……………………………………………………………………………… ix

第一章 緒論 1
1.1 研究動機與背景…………………………………………………………… 2
1.2 研究目的及方法…………………………………………………………… 2
1.3 FPGA基本觀念…………………………………………………………… 3
1.4 FPGA硬體電路設計規則………………………………………………… 3
1.5 Verilog硬體描述語言……………………………………………………… 5
1.5.1 Verilog語言的特性與傳統數位電路設計的優缺點比較……………… 6
1.6內容大綱…………………………………………………………………… 8
第二章 消除直流偏移演算法 9
2.1 簡介………………………………………………………………………… 9
2.2 文獻回顧…………………………………………………………………… 14
2.3 演算法介紹………………………………………………………………… 15
2.3.1 演算法原型……………………………………………………………… 16
2.3.2 結合……………………………………………………………………… 19
2.4 與其他演算法比較………………………………………………………… 19
2.5 演算法計算之流程………………………………………………………… 19
2.6 測試模擬…………………………………………………………………… 22
2.7 結論………………………………………………………………………… 37
第三章 FPGA實現消除直流偏移演算法 39
3.1 簡介………………………………………………………………………… 39
3.2 Pipeline(管線化)之基本觀念……………………………………………… 39
3.3 遞迴式DFT演算法………………………………………………………… 40
3.31 遞迴式DFT與非遞迴式DFT的共同特性及優缺點比較…………… 41
3.4 資料格式的定義…………………………………………………………… 41
3.5 以Verilog程式實現遞迴式DFT演算法………………………………… 41
3.6 唯讀記憶體之設計………………………………………………………… 44
3.7 除法器之設計……………………………………………………………… 44
3.8 以Verilog程式實現迴旋積分(Convolution) …………………………… 47
3.9 以 Verilog 程式實現消除直流偏移演算法……………………………… 48

第四章 CORDIC之推導與實現 52
4.1 簡介………………………………………………………………………… 52
4.2 CORDIC演算法之推導…………………………………………………… 53
4.3 CORDIC推導之範例……………………………………………………… 54
4.4 測試模擬…………………………………………………………………… 56
4.5 CORDIC演算法之應用範圍……………………………………………… 62
第五章 電路實驗結果與分析 64
5.1 簡介………………………………………………………………………… 64
5.2 晶片實驗結果……………………………………………………………… 64
5.3 功能模擬…………………………………………………………………… 64
5.4 實驗結論…………………………………………………………………… 89
第六章 結論與未來發展 90
6.1 結論………………………………………………………………………… 90
6.2 未來發展…………………………………………………………………… 90
參考文獻 92

圖目錄
圖1.1 FPGA硬體電路設計流程……………………………………………… 4
圖2.1 電阻串聯電感之類比電路……………………………………………… 9
圖2.2 消除直流偏移演算法之流程圖………………………………………… 21
圖2.3 測試訊號(一)在Matlab上之模擬波形圖……………………………… 22
圖2.4 模擬案例(一)在故障前及故障後之計算結果………………………… 23
圖2.5 測試訊號(二)在Matlab上之模擬波形圖……………………………… 24
圖2.6 模擬案例(二)在故障前及故障後之計算結果………………………… 25
圖2.7 測試訊號(三)在Matlab上之模擬波形圖……………………………… 26
圖2.8 模擬案例(三)在故障前及故障後之計算結果………………………… 27
圖2.9 測試訊號(四)在Matlab上之模擬波形圖……………………………… 28
圖2.10 模擬案例(四)在故障前及故障後之計算結果………………………… 29
圖2.11 測試訊號(五)在Matlab上之模擬波形圖……………………………… 30
圖2.12 模擬案例(五)在故障前及故障後之計算結果………………………… 31
圖2.13 測試訊號(六)在Matlab上之模擬波形圖……………………………… 32
圖2.14 模擬案例(六)在故障前及故障後之計算結果………………………… 33
圖2.15 測試訊號(七)在Matlab上之模擬波形圖……………………………… 34
圖2.16 模擬案例(七)在故障前及故障後之計算結果………………………… 35
圖2.17 測試訊號(八)在Matlab上之模擬波形圖……………………………… 36
圖2.18 模擬案例(八)在故障前及故障後之計算結果………………………… 37
圖3.1 管線設計結構示意圖…………………………………………………… 40
圖3.2 管線設計時序圖………………………………………………………… 40
圖3.3 遞迴式DFT硬體電路架構圖………………………………………… 43
圖3.4 ROM的儲存方式……………………………………………………… 44
圖3.5 除法器流程圖………………………………………………………… 46
圖3.6 以Verilog實現消除直流偏移演算法之流程圖……………………… 49
圖3.7 以FPGA實現消除直流偏移演算法之模組流程圖…………………… 50
圖4.1 極座標系統旋轉以逼近正確角度值…………………………………… 55
圖4.2 CORDIC(一)在FPGA上之模擬波形圖……………………………… 56
圖4.3 CORDIC(二)在FPGA上之模擬波形圖……………………………… 57
圖4.4 CORDIC(三)在FPGA上之模擬波形圖……………………………… 58
圖4.5 CORDIC(四)在FPGA上之模擬波形圖……………………………… 59
圖4.6 CORDIC(五)在FPGA上之模擬波形圖……………………………… 60
圖4.7 CORDIC(六)在FPGA上之模擬波形圖……………………………… 61
圖5.1 晶片實驗結果…………………………………………………………… 64
圖5.2 第一組故障訊號在Matlab上之模擬波形圖………………………… 65
圖5.3 第一組故障前訊號在FPGA上模擬波形圖…………………………… 66
圖5.4 第一組故障後訊號在FPGA上模擬波形圖…………………………… 67
圖5.5 第二組故障訊號在Matlab上之模擬波形圖………………………… 68
圖5.6 第二組故障前訊號在FPGA上模擬波形圖…………………………… 69
圖5.7 第二組故障後訊號在FPGA上模擬波形圖…………………………… 70
圖5.8 第三組故障訊號在Matlab上之模擬波形圖………………………… 71
圖5.9 第三組故障前訊號在FPGA上模擬波形圖…………………………… 72
圖5.10 第三組故障後訊號在FPGA上模擬波形圖…………………………… 73
圖5.11 第四組故障訊號在Matlab上之模擬波形圖………………………… 74
圖5.12 第四組故障前訊號在FPGA上模擬波形圖…………………………… 75
圖5.13 第四組故障後訊號在FPGA上模擬波形圖…………………………… 76
圖5.14 第五組故障訊號在Matlab上之模擬波形圖………………………… 77
圖5.15 第五組故障前訊號在FPGA上模擬波形圖…………………………… 78
圖5.16 第五組故障後訊號在FPGA上模擬波形圖…………………………… 79
圖5.17 第六組故障訊號在Matlab上之模擬波形圖………………………… 80
圖5.18 第六組故障前訊號在FPGA上模擬波形圖…………………………… 81
圖5.19 第六組故障後訊號在FPGA上模擬波形圖…………………………… 82
圖5.20 第七組故障訊號在Matlab上之模擬波形圖………………………… 83
圖5.21 第七組故障前訊號在FPGA上模擬波形圖…………………………… 84
圖5.22 第七組故障後訊號在FPGA上模擬波形圖…………………………… 85
圖5.23 第八組故障訊號在Matlab上之模擬波形圖………………………… 86
圖5.24 第八組故障前訊號在FPGA上模擬波形圖…………………………… 87
圖5.25 第八組故障後訊號在FPGA上模擬波形圖…………………………… 88
圖5.26 整體電路之最高工作頻率……………………………………………… 89


表目錄

表4.1 固定角度 及 對照表……………………………………………
55
表4.2 說明案例………………………………………………………………… 56
表4.3 Matlab與FPGA之分析比較表………………………………………… 58
表4.4 Matlab與FPGA之分析比較表………………………………………… 59
表4.5 Matlab與FPGA之分析比較表………………………………………… 60
表4.6 Matlab與FPGA之分析比較表………………………………………… 61
表4.7 Matlab與FPGA之分析比較表………………………………………… 62
表4.8 Matlab與FPGA之分析比較表………………………………………… 63
表4.9 誤差範圍比較…………………………………………………………… 63
表5.1 第一組訊號Matlab與FPGA之分析比較表…………………………… 67
表5.2 第一組訊號Matlab與FPGA之分析比較表…………………………… 68
表5.3 第二組訊號Matlab與FPGA之分析比較表…………………………… 70
表5.4 第二組訊號Matlab與FPGA之分析比較表…………………………… 71
表5.5 第三組訊號Matlab與FPGA之分析比較表…………………………… 73
表5.6 第三組訊號Matlab與FPGA之分析比較表…………………………… 74
表5.7 第四組訊號Matlab與FPGA之分析比較表…………………………… 76
表5.8 第四組訊號Matlab與FPGA之分析比較表…………………………… 77
表5.9 第五組訊號Matlab與FPGA之分析比較表…………………………… 79
表5.10 第五組訊號Matlab與FPGA之分析比較表…………………………… 80
表5.11 第六組訊號Matlab與FPGA之分析比較表…………………………… 82
表5.12 第六組訊號Matlab與FPGA之分析比較表…………………………… 83
表5.13 第七組訊號Matlab與FPGA之分析比較表…………………………… 85
表5.14 第七組訊號Matlab與FPGA之分析比較表…………………………… 86
表5.15 第八組訊號Matlab與FPGA之分析比較表…………………………… 88
表5.16 第八組訊號Matlab與FPGA之分析比較表…………………………… 89
參考文獻
[1] 林子喬,以FPGA為基礎之數位式測距電驛設計與分析,國立高雄應用科技大學電機工程系碩士論文,June 2004。
[2] 林灶生,劉紹漢,Verilog FPGA晶片設計,全華科技圖書股份有限公司,台北,2004。
[3] 洪培倫,直流偏移消除技術應用於保護電驛之數位電路設計,國立台灣大學電機工程研究所碩士論文,June 2004。
[4] 鄭信源,Verilog 硬體描述語言數位電路設計實務,儒林圖書有限公司,台北,2002。
[5] 廖裕評,陸瑞強,系統晶片設計使用Quartus II,全華科技圖書股份有限公司,台北,2005。
[6] 楊俊哲,劉志文,“一個用於傳輸線故障訊號之新演算法”,中華民國第二十五屆電力工程研討會,台灣,pp.1826-1831,November 2004。
[7] G.. Benmouyal,“Removal of DC-Offset in Current Waveforms Using Digital Mimic Filtering,”IEEE Transactions on Power Delivery, Vol.10, NO. 2, April 1995, pp.621-630.
[8] T.S. Sidhu, X.Zhang, F.Albasri and M.S.Sachdev,“Discrete Offset form Phasor Estimates,”IEE Proceedings Generation,Transmission and Distribution, Vol.150, No.6, November 2003, pp.745-752.
[9] J.C.-Cherng;S.-L. Yu,“Removal of DC Offset in Current and Voltage Signals Using a Novel Fourier Filter Algorithm”IEEE Transactions on Power Delivery, Vol.15, January 2000, pp.73-79.
[10] Y. Guo, Kezunovic, M.and D. Chen,“Simplified Algorithms for Removal of the Effect of Exponentially Decaying DC-offset on the Fourier Algorithm,”IEEE Transactions on Power Delivery, Vol.18, July 2003, pp.711-717.
[11] J.Z. Yang, and C.W. Liu,“Complete Elimination of DC Offset in Current Signals for Relaying Applications,”IEEE PES Winter Meeting 2000,Vol.3, January 2000, pp.1933-1938.
[12] J.A.Jiang, C.S.Chen, and C.W.Liu,“A New Protection Scheme for Fault Detection,Direction Discrimination,Classification,and Location in Transmission Lines,”IEEE Transactions on Power Delivery, Vol.18, No.1, January 2003.pp.34-42.
[13] 蕭如宣,SOPC系統設計,儒林圖書有限公司,台北,2003。
[14] 陳錦龍,以FPGA實現改良型離散傅立葉演算法,國防大學中正理工學院電子工程研究所碩士論文,2004。
[15] 俞齊山、陳炳男、陳錦龍,“以同步相量為基礎之彈性交流輸電系統新型電驛與穩定度控制器之研究(1/2)”,國科會計劃編號NSC 92-2213-E-014-01。
[16] 林忠逸,數位訊號處理,麥格羅•希爾國際出版公司,台北,2002。
[17] J.A Lee and M. Ahmad“VLSI Implementation of CORDIC Angle Units,”Department of Electrical and Computer Engineering University of Houston.
[18] J. Duprat and J.-M. Muller,“The CORDIC Algorithm:New Result for Fast VLSI Implementation”, IEEE Transactions on Computers,Vol.42, No.2, February 1993.
[19] 黃朝全,利用CORDIC原理實現可測旋轉收斂方向之SIN-COS產生器及其FPGA實作,國立中山大學資訊工程研究所碩士論文,July 2000。
[20] 藍柏澍,軟體無線架構下多模態數位中頻降頻器設計與實現,私立中原大學電子工程學系碩士論文,June 2005。
[21] J. Z. Yang and C. W. Liu,“A Precise Calculation of Power System Frequency and Phasor,” IEEE Transactions on Power Delivery, Vol.15, Issue:2, April 2000, pp. 494-499.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊