臺灣博碩士論文加值系統

半導體製造程序超過五百多道製程步驟，其中包含了數千種影響的參數，在實務上對於製程的監控以及改善，必須同時考慮這些參數的關聯性或交互作用，使得製程控制也日益困難。由於機台輸出量測值與最後生產所得到之良率有顯著關係，因此若能夠建立出此模型進行預測，則可以在還未完全生產完成前，提早終止此批產品生產，以減少製程中的重工與報廢成本。依據目前半導體廠製程經驗，晶圓允收測試（Wafer Acceptance Test，WAT）參數之Vt 值（Voltage）與製程良率具有顯著相關。本研究的重點在於建立每站機台輸出結果資料作為建立Vt 值之模型。本研究提出以類神經網路為基礎，分別應用多層感知器（Multilayer Perceptron，MLP）、輻射基底函數（Radial Basis Function，RBF）及線性網路（Linear networks）來建立預測Vt 值之模式。以一DRAM 製造廠為所提供之實務資料共1754筆，進行模型驗證。在模式評估方面多層感知器 RMSE值為0.6395%，優於線性網路1.7700%及輻射基底函數1.8867%。故本研究建議可以採用多層感知器來作為實務預測之模式。在實務的應用上，透過本研究所建立的模型，除可以用來預測製程站點與Vt值的關係，用來進行製程品質的分析外，亦可得到異常站點，以提供工程師製程改善之依據。

The semiconductor manufacturing process surpassed 500 stages of one, which include thousands of influential parameters. With regards to monitor and improvement of manufacturing process in practice, we have simultaneously to consider these parameters relation and interaction but it makes monitor of manufacturing process becomes more difficult day by day.
Because the output measuring of machine was significantly related with yield of final production, it can establish this model to predict that it early is stopped a batch of production before completely accomplished produce in order to reduce the costs of rework and scrap. According to the present experience of manufacturing process in the semiconducting factories, the Vt (Voltage) of WAT (Wafer Acceptance Test) parameters and yield are a well- related significant. Our research focuses on setting up the output data of each machine as establishing the model of Vt.
As a result, we propose Neural Networks on a trial basis, and separately apply MLP (Multilayer Perceptron), RBF (Radial Basis Function) and Linear networks for the prediction model of Vt. Besides, the sum of 1,754 lots of pragmatic data which is provided by one DRAM manufacturing factory is processing to test and verify this model. In the aspect of measurement of this model, RMSE which is 0.6395% is superior to 1.7700% of Linear networks as well as 1.8867% of RBF. Therefore, our research suggests that this model could apply MLP to forecast practically.
Finally, it not only predicts that each stage of manufacturing process is correlated with Vt to analyze quality of manufacturing process, but also find malfunctioning stages out to offer engineers foundation of improvement in the future, by model built, in the practical application.

明志科技大學碩士學位論文指導教授推薦書 i
明志科技大學碩士學位論文口試委員審定書 ii
明志科技大學學位論文授權書 iii
誌謝 iv
中文摘要 v
英文摘要 vi
目錄 viii
圖目錄 x
表目錄 xii
第一章 緒論 1
1.1研究背景 1
1.2研究動機 2
1.3研究目的 2
1.4 研究架構 3
第二章 文獻探討 5
2.1半導體製程 5
2.1.1半導體製程簡介 5
2.1.2 晶圓允收測試 7
2.2半導體製程良率之相關研究 8
2.3類神經網路 10
2.3.1類神經網路簡介 10
2.3.2類神經網路架構 12
2.4 類神經網路應用之相關研究 14
2.5 文獻總結 17
第三章 研究方法 18
3.1 建立類神經網路模式 18
3.1.1多層感知器 18
3.1.2 輻射基底函數 23
3.1.3 線性網路 26
3.1.4 參數設定 27
3.2 網路模式評估準則 28
第四章 實例驗證 32
4.1資料描述及前處理 32
4.2建立類神經網路模式 36
4.2.1類神經網路參數最佳設定 36
4.3類神經網路模式結果分析 41
4.4 網路模式評估 48
4.5 研究總結 48
第五章 結論 50
5.1研究結論 50
5.2後續研究 51
參考文獻 53

江孟龍，「多響應系統之製程配方最佳化」，碩士論文，中原大學機械工程學系，2002。
李偉傑，「半導體之工程資料分析與診斷系統」，碩士論文，國立清華大學工業工程與工程管理研究所，1996。
李培瑞，「半導體製程資料挖礦架構、決策樹分類法則及其實證研究」，碩士論文，國立清華大學工業工程與工程管理研究所，2001。
林瑞山，「類神經網路於預測晶圓測試良率之應用」，碩士論文，國立成功大學工程管理研究所，2004。
林鼎浩，「建構半導體製程資料挖礦架構及其實證研究」，碩士論文，國立清華大學工業工程與工程管理研究所，2000。
洪穎怡，「應用類神經網路進行解制電業市場中可利用傳輸能力之估測」，碩士論文，中原大學電機工程學系，2004。
侯璿，「半導體製程設備拆移機風險管理研究」，碩士論文，國立交通大學研究所，2003。
莊達人，VLSI製造技術，高立圖書有限公司，2004年。
許哲強，「台灣區域電力負載預測分析系統之建立與應用研究」，博士論文，國立成功大學資源工程研究所，2002。
陳永興，「資料探勘應用於IC設計業良率預測之探討」，碩士論文，銘傳大學管理科學研究所，2004。
陳靖惠，「半導體產業晶圓需求預測之研究」，碩士論文，國立交通大學資訊管理研究所，1995。
陳麗伃「以資料挖礦為基礎之半導體測試性WAT資料分析診斷」，國立清華大學工業工程與工程管理研究所碩士論文，2004。
黃俊英，「多變量分析」，中國經濟企業研究所，台灣，1995。
黃美瑄，「WMG： 經由多方塊分解之晶圓圖產生器」，碩士論文，中華大學電機工程學系，2000。
黃治豪，「以映射技術拓展企業資料庫之研究」，碩士論文 ，輔仁大學資訊管理學系，2003。
游政雄，「化學機械研磨之類神經網路式Run-to-Run製程控制」，碩士論文，國立中興大學機械工程學系，2001。
楊盛松，「複數訊號多層感知決策回授等化器-使用進化演算法」，碩士論文，國立中央大學電機工程研究所，2002。
楊曉涵，「應用資料探勘方法建立半導體生產績效預測系統」，碩士論文，華梵大學資訊管理學系，2004。
賈方霈，「結合集群分析與資料視覺低於良率晶圓之成因探討」，碩士論文，元智大學工業工程與工程管理研究所，2001。
張斐章、張麗秋、黃浩倫，類神經網路理論與實務，東華書局，2003。
葉怡成，類神經網路模式應用與實作，儒林圖書有限公司，2001。
葉怡成，應用類神經網路，儒林圖書有限公司，2001。
蔡瑞煌，類神經網路概論，三民出版社，2003。
劉亭宜，「GRNN 在晶圓製造裡良率模式之建構與分析」，碩士論文，元智大學工業工程研究所，1999。
劉巧雯，「利用資料挖礦方法建立半導體晶圓圖之分群分類系統」，碩士論文，國立清華大學工業工程與工程管理研究所，2001。
劉淑範，「以工程資料為基礎之晶圓良率特徵值模式架構與診斷分析」，博士論文，清華大學工業工程與工程管理研究所，2004。
簡禎富、林鼎浩、彭誠湧、徐紹鐘，「建構半導體晶圓允收測試資料挖礦架構及其實證研究」，工業工程學刊，第十八卷，第四期，37-48，2001。
羅華強，類神經網路MATLAB的應用，清蔚科技，2001。
Brada, D., and Shmilovici ,A.（2002）,“Data mining for improving a cleaning process in the semiconductor industry,” IEEE Transactions on Semiconductor Manufacturing, 15(1), 91-101.
Byungwhan, Kim. and Gary, S. May（1997）, “Real-time diagnosis of semiconductor manufacturing equipment: using a hybrid neural network expert system”, IEEE Transactions on components, packaging, and manufacturing technology—part C, 20(1), 39-47.
Spanos ,C.J.（1992）,“Statistical Process Control in Semiconductor Manufacturing,” Proceedings of IEEE, 80(6), 819-830.
Collica, R. S., J. P. Card and W. Martin（1995）, “SRAM Bitmap Shape Recognition and Sorting Using Neural Networks”. IEEE Transactions on Semiconductor Manufacturing, 8(3), 326-332.
David, A.W., Paul, M.M. and Shaw, K. C., (1998), “Control of Complex Manufacturing Process: A Comparison of SPC Methods with a Radial Basis Function Neural Network”, The International Journal of Management Science, 1（27）, 349-362.
Gardner, R., Bieker, J.and Elwell, S（2000）, “Solving Tough Semiconductor Manufacturing Problems Using Data Mining”. IEEE/SEMI Advanced Semiconductor Manufacturing Conference, 46-55.
Golub, G. and Kahan, W.（1965）, “Calculating the Singular Values and Pseudo-inverse of a Matrix”, SIAM Journal of Numerical Analysis, Series B, 2, 205-224.
Mieno, F., T. Sato, Y. Shibuya, K. Odagiri, H. Tsuda, and R. Take（1999）, “Yield improvement using data mining system Semiconductor Manufacturing ”IEEE International Symposium on Conference Proceedings, 391-394.
Sanjay, R. Bhatikar. And Roop, L. Mahajan.（2002）, “Artificial neural-network-based diagnosis of CVD barrel reactor”, IEEE transactions on semiconductor, 15(1), 273-280.
Shun, P. C. et al. （1997）, “A framework of an intelligent real-time decision support system for process control in electronics assembly”, Symposium, 544-548.
Vellido, A., Lisboa, P. J.G. and Vaughan, J（1999）, “Neural Networks in Business: A Survey of Applications ”, Expert Systems with Applications, 17(1), 51-70.
Wong, A. Y.（1996）, “A statistical parametric and probe yield analysis methodology,” Proceedings of the IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 6(8), 131-139.