跳到主要內容

臺灣博碩士論文加值系統

(44.212.99.208) 您好!臺灣時間:2024/04/17 18:30
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:朱建霖
研究生(外文):Jian-Lin Jhu
論文名稱:應用於802.11a之整數-N頻率合成器與多相位壓控振盪器設計
論文名稱(外文):An Integer-N Frequency Synthesizer for 802.11a Application and A Multi-Phase VCO Design
指導教授:盧志文盧志文引用關係
指導教授(外文):Chih-Wen Lu
學位類別:碩士
校院名稱:國立暨南國際大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:57
中文關鍵詞:多相位壓控振盪器頻率合成器頻率合成器
外文關鍵詞:multi-phase VCOfrequency synthesizer
相關次數:
  • 被引用被引用:0
  • 點閱點閱:323
  • 評分評分:
  • 下載下載:75
  • 收藏至我的研究室書目清單書目收藏:0
本論文第一部分為應用於802.11a之頻率合成器,其輸出頻率範圍為5.15~5.35GHz與5.725~5.805GHz,採用TSMC 0.18μm 1P6M CMOS製程製作。此合成器是利用現有之電路技術所構成,電路中包含相位檢測電路、電荷幫浦、迴路濾波器、壓控振盪器及除頻器。
本論文第二部份為多相位壓控振盪器,採用TSMC 0.18μm 1P6M CMOS製程製作。此多相位壓控振盪器是使用4組互補式交叉耦合對及所設計之傳輸線結構所構成,其輸出頻率範圍為7.7~9.9GHz,輸出相位為8組,輸出相位雜訊為-92.9dBc@ 1MHz。
The first part of the thesis is an integer-N frequency synthesizer. It is suitable for the WLAN 802.11a. The operation frequency synthesizer 5.15~5.35GHz and 5.725~5.825GHz. The frequency synthesizer is manufactured by TSMC 0.18μm CMOS process. It includes PFD, Charge-Pump, LPF, VCO and Divider.
The second part of the thesis is a multi-phase VCO. It is manufactured by TSMC 0.18μm CMOS process. The VCO can provide multi-phase, and its operation frequency range 7.7~9.9GHz. The multi-phase VCO utilized four complement cross coupled pairs and transmission line architecture, it can provide eight output phases, and exhibit a phase noise performance of about -92dBc/Hz offset from the center frequency.
目錄
誌謝………………………………………………………………………………………………Ⅰ
中文摘要…………………………………………………………………………………………Ⅱ
英文摘要…………………………………………………………………………………………Ⅲ
目錄………………………………………………………………………………………………Ⅳ
圖目錄……………………………………………………………………………………………Ⅵ
表目錄……………………………………………………………………………………………IX
第一章 緒論………………………………………………………………………………………1
1.1 研究背景和動機……………………………………………………………………………1
1.2 WLAN 802.11與頻率合成器之簡介………………………………………………………2
1.2.1 WLAN 802.11之介紹………………………………………………………2
1.2.2頻率合成器之分類……………………………………………………………3
1.3 論文架構………………………………………………………………………4
第二章 頻率合成器設計之理論…………………………………………………………………5
2.1 頻率合成器之基本理論及簡介……………………………………………………………5
2.2 相位頻率偵測器(Phase Frequency Detector, PFD………………………………6
2.3 電荷幫浦(Charge pμm p;CP)與迴路濾波器(Loop filter; LPF)………………7
2.3.1電荷幫浦與迴路濾波器的基本觀念………………………………………………7
2.3.2 輸入參考突波(Reference Spurs)…………………………………………10
2.4 壓控振盪器(Voltage Control Oscillators)……………………………………11
2.4.1 振盪器之分類及特色簡介……………………………………………………………11
2.4.2 相位雜訊的定義、影響及改善………………………………………………………14
2.5 除頻器(Divider)………………………………………………………………………15
2.5.1 Pulse-swallow counter 原理簡介…………………………………………………………………………………………………16
2.5.2 計數器之簡介…………………………………………………………………………16
第三章 頻率合成器之電路製作及其模擬、量測結果………………………………………18
3.1 應用於802.11a高頻帶之頻率合成器之模擬及量測…………………………………18
3.2 相位頻率偵測器(PFD)…………………………………………………………………18
3.3 電荷幫浦(CP)………………………………………………………………………19
3.4 壓控振盪器(VCO)…………………………………………………………………21
3.5 除頻器(Divider)………………………………………………………………25
3.6 量測結果……………………………………………………………………………33
3.7 phase-switching架構應用於除頻器模擬802.11a頻率合成器……………35
3.7.1 除頻器部分…………………………………………………………………35
3.7.2 VCO部分……………………………………………………………………42
3.8 結果與討論…………………………………………………………………………44
第四章 多相位壓控震盪器設計…………………………………………………………………45
4.1 簡介……………………………………………………………………………45
4.2 多相位VCO電路設計…………………………………………………………47
4.3 量測結果……………………………………………………………………………52
4.4 結果與討論……………………………………………………………………54
未來展望…………………………………………………………………………………………55
參考文獻…………………………………………………………………………………………56
圖目錄
圖1.1 RF收發機前端電路之方塊圖…………………………………………………………2
圖1.2 IEEE 802.11a(U-NII) WLAN 頻帶配置圖………………………………………2
圖2.1 鎖相迴路之基本架構圖………………………………………………………………5
圖2.2 相位頻率檢測器(PFD)的方塊圖……………………………………………………6
圖2.3 頻率檢測器的輸入/輸出關係…………………………………………………………6
圖2.4 相位頻率檢測器之狀態圖……………………………………………………………7
圖2.5 電荷幫浦基本模型……………………………………………………………………8
圖2.6 增加一個電阻到電荷幫浦……………………………………………………………8
圖2.7 電荷幫浦有二階迴路濾波器的簡單模型……………………………………………9
圖2.8 PFD與CP………………………………………………………………………………10
圖2.9 劇跳現象………………………………………………………………………………10
圖2.10 頻譜上之輸入參考突波………………………………………………………………11
圖2.11 (a)理想振盪器之輸出頻譜圖 (b)實際振盪器之輸出頻譜圖…………………14
圖2.12 (a)理想本地振盪器之頻率轉換(b)實際接收機之接收端………………………15
圖2.13 Pulse-swallow counter架構圖…………………………………………………16
圖3.1 整數頻率合成器之架構實現…………………………………………………………18
圖3.2 (a)D型正反器 (b)相位頻率檢測器之架構圖……………………………………19
圖3.3 理想與實際上之PFD轉移曲線………………………………………………………19
圖3.4 Cp和X及Y電容之間的電荷分享……………………………………………………20
圖3.5 Charge-pump電路圖………………………………………………………………20
圖3.6 PFD+ Charge Pump(輸入頻率快於除頻器頻率;Vcont充電)…………………21
圖3.7 PFD+ Charge Pump(除頻器頻率慢於輸入頻率;Vcont放電)…………………21
圖3.8 VCO+緩衝放大器之電路……………………………………………………………22
圖3.9 輸出緩衝放大器電路…………………………………………………………………23
圖3.10 VCO輸出、Buffer端及除二電路之輸出波形(Vcont=0時)……………………23
圖3.11 VCO輸出頻率對應 Phase noise…………………………………………………23
圖3.12 Buffer端之相位雜訊(VCO之Vcont=0時)………………………………… 24
圖3.13 考慮製程偏移對VCO模擬TT、FF、SS………………………………………………24
圖3.14 VCO之VDD±10%偏差…………………………………………………………………24
圖3.15 整數除頻器之(a)方塊圖(b)時間狀態圖…………………………………………25
圖3.16 (a)除2電路(b)TSPC-D型正反器………………………………………………27
圖3.17 ÷16/17預除器電路…………………………………………………………………27
圖3.18 ÷2/3預除器電路……………………………………………………………………27
圖3.19 控制電路………………………………………………………………………………28
圖3.20 7Bit-計數器;P-Counter…………………………………………………………28
圖3.21 可變輸入5Bit-計數器;S-Counter………………………………………………29
圖3.22 當MC=1,除2電路至除16/17電路之波形…………………………………………30
圖3.23 當MC=0,除2電路至除16/17電路之波形…………………………………………30
圖3.24 計數器輸入及輸出各點波形…………………………………………………………31
圖3.25 頻率合成器之layout………………………………………………………………31
圖3.26 Vcont=0.3v,VCO輸出頻譜………………………………………………………33
圖3.27 Vcont=0.3v,VCO輸出相位雜訊………………………………… ………………33
圖3.28 控制電壓對應 VCO輸出頻率…………………………………………………………34
圖3.29 VCO輸出頻率對應Phase noise(Measure)……………………………………34
圖3.30 5.7GHz頻率合成器(a)PCB板(b)晶片佈局圖…………………………………34
圖3.31 應用於802.11a之電路架構…………………………………………………………35
圖3.32 應用相位轉換之雙模預除器架構之除頻器…………………………………………37
圖3.33 ÷16/17之相位轉換雙模預除器的架構……………………………………………37
圖3.34 當MC=1,除16/17相位轉換電路之波形模擬………………………………………38
圖3.35 (a)SCL架構所組成之除2電路(b)SCL-D型正反器內部架構…………………38
圖3.36 Phase-select、除2及2Bit-Counter控制電路部分…………………………39
圖3.37 (a)MUX之內部架構及動作 (b)2Bit-Counter電路圖………………………39
圖3.38 7Bit-計數器;P-Counter…………………………………………………………40
圖3.39 5.2GHz-除16/17預除器至除頻器輸出之各點波形(M=520)……………………41
圖3.40 5.7GHz-除16/17預除器至除頻器輸出之各點波形(M=1157)…………………41
圖3.41 VCO+Open-Drain Buffer…………………………………………………………42
圖3.42 (a)5.2GHz(b)5.7GHz之tt、ss、ff製程變異……………………………43
圖3.43 (a)5.2GHz(b)5.7GHz之Phase noise………………………………………43
圖4.1 傳輸線等校電路圖……………………………………………………………………45
圖4.2 傳輸線之特性曲線……………………………………………………………………46
圖4.3 多相位VCO電路架構…………………………………………………………………47
圖4.4 波的行進方向示意圖…………………………………………………………………48
圖4.5 模擬VCO 8相位輸出波形……………………………………………………………49
圖4.6 模擬VCO輸出頻譜……………………………………………………………………49
圖4.7 模擬VCO輸出頻率範圍對於製程變異的影響………………………………………50
圖4.8 模擬VCO輸出相位雜訊………………………………………………………………50
圖4.9 VCO晶片佈局圖………………………………………………………………………51
圖4.10 Vcont=0.3V之頻譜…………………………………………………………………52
圖4.11 Vcont=0.3V之Phase noise@1MHz………………………………………………52
圖4.12 晶片照相………………………………………………………………………………53
圖4.13 Vcont對應Phase noise@1MHz……………………………………………………53
圖4.14 Kvco……………………………………………………………………………………53
表目錄
表1.1 常見規格之比較………………………………………………………………………3
表2.1 L-C諧振振盪器與環型振盪器之比較………………………………………………12
表2.2 各類型L-C諧振振盪器之特色比較…………………………………………………13
表2.3 計數器分類及優缺點…………………………………………………………………17
表3.1 WLAN 802.11a upper bands頻率合成器各通道所對應之M、
N、P、S值(fref=2.5MHz)…………………………………………………………26
表3.2 頻率合成器特性模擬…………………………………………………………………32
表3.3 WLAN 802.11a lower bands頻率合成器各通道所對應之M、
N、P、S值(fref=10MHz)……………………………………………………………36
表3.4 WLAN 802.11a upper bands頻率合成器各通道所對應之M、
N、P、S值(fref=5MHz)……………………………………………………………36
表4.1 VCO預計規格表………………………………………………………………………51
[1] Hsiang-Hui Chang, Jyh-Woei Lin, Ching-Yuan Yang,, and Shen-Iuan
Lin, “A Wide-Range Delay-Locked Loop With a Fixed Latency of One
Clock Cycle”, IEEE journal of solid-state circuit, Vol. 37 , no.
8 , August 2002.
[2] Behzad Razavi, RF microelectronics, 1998.
[3] Charles H. Roth, Jr. ,“Fundamentals of Logic Design Fourth
Edition”.
[4] Masoud Zargari, Member, IEEE, Manolis Terrovitis, Member, IEEE,
Steve Hung-Min Jen, Member, IEEE, Brian J. Kaczynski, Member,
IEEE, MeeLan Lee, Michael P. Mack, Srenik S. Mehta,Sunetra
Mendis,Keith Onodera, Hirad Samavati, William W. Si, Member,
IEEE, Kalwant Singh, Ali Tabatabaei, David Weber, David K. Su,
Senior Member, IEEE, and Bruce A. Wooley, Fellow, IEEE,“A Single-
Chip Dual-Band Tri-Mode CMOS Transceiver for IEEE 802.11a/b/g
Wireless LAN”, IEEE JSSC, VOL. 39, NO.12, DECEMBER 2004.
[5] S. Pellerano, S. Levantino, Member, IEEE, C. Samori, Member,
IEEE, and A. L. Lacaita, Senior Member, IEEE,“A 13.5-mW 5-GHz
Frequency Synthesizer With Dynamic-Logic Frequency Divider”,
IEEE JSSC, VOL. 39, NO, 2, FEBRUARY 2004.
[6] Hsiang-Hui Chang, Student Member, IEEE, Jyh-Woei Lin, Ching-Yuan
Yang,Member, IEEE, and Shen-Iuan Liu, Member, IEEE,“A Width-
Range Delay-Locked Loop With a Fixed Latency of One Clock
Cycle”, IEEE JSSC, VOL. 37, NO.8, AUGUST 2002.
[7] J. G.Maneatis,“Low-jitter process-independent DLL and PLL based
on self-biased techniques”, IEEE J. Solid-State Circuit, vol.31,
pp.1723-1732, Nov. 1996.
[8] B. D. Muer, M. Borremans, M.Steyaert and G.L .puma,“A 2GHz Low-
Phase- Noise Integrated LC-VCO Set with Flicker-Noise
Upconversion Minimization ”, IEEE J. of Solid-State Circuits,
vol.35,No.7, pp. 1034-1038, July 2000.
[9] P. Andreani and S. Mattisson,“On the Use of MOS Varactors in RF
VCO s ” , IEEE J. of Solid-State Circuits, vol.35, No.6, pp.905-
910, June 2000.
[10] Jan Craninckx and Michiel S. J. Senior Member, IEEE, “A 1.75-
GHz/3-V Dual-Modulus Divide-by-128/129 Prescaler in 0.7-μm
CMOS”, IEEE Journal of Solid-State Circuits, VOL. 31, NO. 7,
July 1996.
[11] Kwangho Yoon, Wonchan Kim, “Charge Pump Boosting Technique For
Power Noise Immune High Speed PLL Implementation”, Proceedings
of the 6th International Conference on Optimization of
Electrical and Electronic Equipments,1998. OPTIM '98., Vol. 3,
pp. 639-642,May 1998.
[12] Behzad Razavi, Design of Analog CMOS Integrated Circuits,
California, 2001.
[13] 國立中興大學電機工程學系楊清淵教授編著,”射頻積體電路.設計”教材, 2003.
[14] 蔣宗佑 , 低功率低相位雜訊CMOS互補式LC諧振埠壓控震盪器之研究與分析,國立
雲林科技大學電子工程系研究所碩士論文,民國九十四年。
[15] 溫世存 , 應用於Gb/s之低電壓差動訊號傳輸介面的設計與實現,國立暨南國際大
學電機工程研究所碩士論文,民國九十三年。
[16] 黃秋皇, 2.4GHz CMOS RF Receiver For IEEE 802.11b/g WLAN
Application,國立成功大學電機工程研究所碩士論文,民國九十二年。
[17] 邱永明 , Design of 2.4GHz and 5.7GHz CMOS RFICs For IEEE 802.11
WLAN Application,國立成功大學電機工程研究所碩士論文,民國九十二年。
[18] 廖哲宏 , 5.7GHz CMOS RF Receiver and PA RFICs For IEEE 802.11a
WLAN Application,國立成功大學電機工程研究所碩士論文,民國九十二年。
[19] 王嘉仁 , 應用於數位電視寬頻諧調器及數位音訊廣播接收機之CMOS頻率合成器的
設計研究,國立成功大學電機工程研究所碩士論文,民國九十三年。
[20] 王周弘 , 新型Fractional-N頻率合成器之積體電路設計,華梵大學電機工程研
究所碩士論文,民國九十一年。
[21] 李彥伯 , 一個2.4GHz具有低寄生雜頻和正交相位輸出之互補式金氧半頻率合成
器,國立交通大學電子研究所碩士論文,民國九十二年。
[22] 康漢彰,2.4GHz互補式金氧半導體正交相位壓控震盪器及除頻器及其在非整數除頻
頻率合成器中的應用,國立交通大學電子工程系電子研究所碩士論文,民國九十二
年。
[23] 郭信宏,應用於802.11WLAN之2GHz及5GHz CMOS頻率合成器RFIC之設計研究,國
立成功大學電機工程研究所碩士論文,民國九十二年。
[24] 劉子維 , 平面方形螺旋電感的研究與其在帶通濾波器上的應用,國立中央大學電
機工程研究所碩士論文,民國九十一年。
[25] G. Le Grand de Mercey, “A 18GHz Rotary Traveling Wave VCO in
CMOS with I/Q outputs”, September 2003.
[26] John Wood, Terence C. Edwards, and Steve Lipa, “Rotary
Traveling-Wave Oscillation Arrays : A New Clock
Technology” ,IEEE journal of solid-state circuit, Vol. 36, no.
11, November 2001.
[27] 黃胤年,電波傳播與天線,初版,民國九十二年一月。
[28] 徐元平 , 應用於調頻廣播前端接收器之88-108-MHz頻率合成器,國立成功大學
電機工程研究所碩士論文,民國九十三年。
[29] 彭朋敏 , 應用於藍芽系統之CMOS頻率合成器設計與製作,國立雲林科技大學電子
與資訊工程研究所碩士論文,民國九十四年。
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top